Цей документ коротко описує метод програмування Друкована плата система перевірки правил проектування (DRC). Після того, як конструкція друкованої плати отримана за допомогою інструменту створення схеми, можна запустити DRC, щоб знайти будь -які збої, які порушують правила проектування друкованої плати. Це потрібно зробити до початку подальшої обробки, і розробник генератора схем повинен надати інструменти DRC, які більшість дизайнерів друкованих плат легко освоїть.

Написання власної перевірки правил оформлення друкованої плати має багато переваг. Хоча перевірка дизайну друкованої плати не така проста, вона не є некерованою, тому що будь -який дизайнер друкованої плати, знайомий з існуючими мовами програмування або сценаріїв, може це зробити, а переваги неоцінні.

Однак продані інструменти загального призначення часто не є достатньо гнучкими для задоволення конкретних потреб проектування друкованих плат. В результаті клієнти повинні повідомляти про нові вимоги до функцій розробникам інструментів DRC, що часто забирає гроші та час, особливо якщо вимоги постійно оновлюються. На щастя, більшість розробників інструментів можуть запропонувати своїм клієнтам простий спосіб написання власного ДРК для задоволення їхніх конкретних потреб. Однак цей потужний інструмент не отримав широкого визнання та використання. У цій статті представлено практичний посібник щодо того, як максимально використовувати інструменти ДРК.

Оскільки DRC повинен проходити по друкованій платі, щоб спроектувати всю схему, включаючи кожен символ, кожен штифт, кожну мережу, кожен атрибут, а також створити необмежену кількість “допоміжних” файлів, якщо це необхідно. Як описано в Розділі 4.0, DRC може позначати будь -які незначні відхилення від правил проектування друкованої плати. Наприклад, один із вкладених файлів може містити всі роз’єднувальні конденсатори, що використовуються в конструкції друкованої плати. Якщо ємність є меншою або більшою, ніж очікувалося, там, де можуть виникнути проблеми DV/DT лінії електропередачі, будуть розміщені червоні позначки. Ці допоміжні файли можуть бути необхідними, але вони не обов’язково створюються будь -яким комерційним інструментом ДРК.

Як створити схему перевірки правил друкованої плати DRC

Ще однією перевагою DRC є те, що її можна легко оновити, щоб пристосувати до нових функцій проектування друкованої плати, таких як ті, які можуть вплинути на правила проектування друкованої плати. Більше того, як тільки ви отримаєте достатній досвід у цій сфері, можна реалізувати багато інших функцій.

Наприклад, якщо ви можете написати свій власний DRC, ви можете написати власний інструмент створення специфікацій для кращого задоволення конкретних потреб користувачів, наприклад, як отримати “додаткове обладнання” (таке як розетки, радіатори або викрутки) для пристроїв, які не є вони є частиною бази даних принципових схем. Або дизайнер друкованої плати може написати власний аналізатор списку мереж Verilog з достатньою гнучкістю в середовищі проектування друкованої плати, наприклад, як отримати моделі Verilog або файли часу, придатні для певного пристрою. Фактично, оскільки DRC перетинає всю схему проектування друкованої плати, можна зібрати всю достовірну інформацію для виведення моделювання та/або специфікації, необхідної для проектування друкованої плати.

Обговорення цих тем було б складним, не надаючи програмного коду, тому ми будемо використовувати як приклад інструмент пошуку схеми. У цій статті компанія Mentor Graphics розробляє інструмент ViewDraw, доданий до лінійки продуктів PADS-Designer. Крім того, ми використовували інструмент ViewBase – спрощену бібліотеку процедур C, яку можна викликати для доступу до бази даних ViewDraw. За допомогою інструменту ViewBase дизайнери друкованих плат можуть легко писати повні та ефективні інструменти DRC для ViewDraw у C/C. Важливо відзначити, що обговорювані тут основні принципи поширюються на будь -який інший схематичний інструмент друкованої плати.

Вхідний файл

На додаток до бази даних схем, DRC також потребує вхідних файлів, які можуть описувати конкретні ситуації, такі як ім’я законної мережі живлення, автоматично підключеної до площини живлення. Наприклад, якщо мережу POWER називають POWER, площина POWER автоматично підключається до площини POWER за допомогою внутрішнього пакетного пристрою (відповідно до ViewDrawpcbfwd). Нижче наведено список вхідних файлів, які повинні бути розміщені у фіксованому глобальному місці, щоб DRC могла автоматично знаходити та читати, а потім зберігати цю інформацію всередині DRC під час виконання.

Деякі символи повинні мати зовнішні штирі шнура живлення, оскільки вони не підключені до звичайного шару кабелю живлення. Наприклад, контакти VCC пристрою ECL або під’єднані до VCC або заземлення; Його контакт VEE можна підключити до заземлення або до площини -5.0 В. Крім того, контактний шнур шнура живлення також можна підключити до фільтра, перш ніж досягти шару кабелю живлення.

Контакт кабелю живлення зазвичай не прикріплений до символу пристрою. Натомість властивість символу (тут називається SIGNAL) описує, який висновок є живним або заземлюючим, а також описує мережеву назву, до якої слід під’єднати цей контакт.

СИГНАЛ = VCC: 10

СИГНАЛ = ЗАЗЕМЛЕННЯ: 20

DRC може прочитати цю властивість і переконатися, що ім’я мережі зберігається у файлі legal_pwr_net_name. Якщо ім’я мережі не включено до legal_pwr_net_name, контактний штекер не буде підключений до площини живлення, що є серйозною проблемою.

Файл legal_pwr_net_name Необов’язково. Цей файл містить усі легальні мережеві назви сигналів POWER, такі як VCC, V3_3P та VDD. У засобах компонування/маршрутизації друкованої плати імена повинні враховувати регістр. Як правило, VCC не те саме, що VCC або VCC. VCC може бути джерелом живлення 5.0 В, а V3_3P – живленням 3.3 В.

Файл legal_pwr_net_name необов’язковий, оскільки файл конфігурації пристрою інкапсуляції бекенда зазвичай повинен містити набір допустимих імен мереж кабелю живлення. Якщо CadencePCB використовується для розробки інструментів для підключення систем Allegro, ім’я файлу PCBFWD – Allegro.cfg і має такі параметри входу:

GROUND: VSS CGND GND GROUND

Джерело живлення: VCC VDD VEE V3_3P V2_5P 5V 12V

Якби ДРК могла читати файл allegro.cfg безпосередньо замість legal_pwr_net_name, це дало б кращі результати (тобто менша ймовірність появи помилок).