Makalah ini menjelaskan secara singkat metode pemrograman PCB desain aturan checker (DRC) sistem. Setelah desain PCB diperoleh dengan menggunakan alat pembuatan diagram sirkuit, DRC dapat dijalankan untuk menemukan kegagalan yang melanggar aturan desain PCB. Ini harus dilakukan sebelum pemrosesan selanjutnya dimulai, dan pengembang generator rangkaian harus menyediakan alat DRC yang dapat dengan mudah dikuasai oleh sebagian besar perancang PCB.

Ada banyak keuntungan untuk menulis pemeriksa aturan desain PCB Anda sendiri. Meskipun pemeriksa desain PCB tidak sesederhana itu, ini bukan tidak dapat diatur, karena setiap perancang PCB yang akrab dengan bahasa pemrograman atau skrip yang ada dapat melakukannya, dan manfaatnya tak ternilai.

Namun, alat serba guna yang dipasarkan seringkali tidak cukup fleksibel untuk memenuhi kebutuhan desain PCB tertentu. Akibatnya, persyaratan fitur baru harus dilaporkan oleh pelanggan kepada pengembang alat DRC, yang seringkali membutuhkan uang dan waktu, terutama jika persyaratan terus diperbarui. Untungnya, sebagian besar pengembang alat dapat memberi pelanggan mereka cara mudah untuk menulis DRC mereka sendiri untuk memenuhi kebutuhan spesifik mereka. Namun, alat canggih ini tidak dikenal atau digunakan secara luas. Artikel ini memberikan panduan praktis untuk mendapatkan hasil maksimal dari alat DRC.

Karena DRC harus melintasi PCB untuk merancang seluruh diagram sirkuit, termasuk setiap simbol, setiap pin, setiap jaringan, setiap atribut, dan membuat file “aksesori” dalam jumlah tak terbatas jika perlu. Seperti dijelaskan dalam Bagian 4.0, DRC dapat menandai setiap penyimpangan kecil dari aturan desain PCB. Misalnya, salah satu file terlampir mungkin berisi semua kapasitor decoupling yang digunakan dalam desain PCB. Jika jumlah kapasitansi lebih rendah atau lebih tinggi dari yang diharapkan, tanda merah akan ditempatkan di mana masalah DV/DT saluran listrik dapat terjadi. File tambahan ini mungkin diperlukan, tetapi tidak harus dibuat oleh alat DRC komersial apa pun.

Bagaimana merancang DRC pemeriksa aturan PCB

Keuntungan lain dari DRC adalah dapat dengan mudah diperbarui untuk mengakomodasi fitur desain PCB baru, seperti yang dapat mempengaruhi aturan desain PCB. Selain itu, setelah Anda mendapatkan pengalaman yang cukup di area tersebut, ada banyak fitur lain yang dapat Anda terapkan.

Misalnya, jika Anda dapat menulis DRC Anda sendiri, Anda dapat menulis alat pembuatan BOM Anda sendiri untuk memenuhi kebutuhan pengguna tertentu dengan lebih baik, seperti cara mendapatkan “perangkat keras tambahan” (seperti soket, radiator, atau obeng) untuk perangkat yang tidak sendiri bagian dari database diagram sirkuit. Atau perancang PCB dapat menulis penganalisis netlist Verilognya sendiri dengan fleksibilitas yang memadai dalam lingkungan desain PCB, seperti cara mendapatkan model Verilog atau file waktu yang sesuai untuk perangkat tertentu. Faktanya, karena DRC melintasi seluruh diagram rangkaian desain PCB, adalah mungkin untuk mengumpulkan semua informasi yang valid untuk menampilkan simulasi dan/atau BOM yang diperlukan untuk analisis netlist desain PCB Verilog.

Akan sulit untuk membahas topik ini tanpa memberikan kode program apa pun, jadi kami akan menggunakan alat pengambilan diagram sirkuit sebagai contoh. Artikel ini menggunakan perusahaan Mentor Graphics untuk mengembangkan alat ViewDraw yang melekat pada lini produk PADS-Designer. Selain itu, kami menggunakan alat ViewBase, yang merupakan pustaka rutin C yang disederhanakan yang dapat dipanggil untuk mengakses database ViewDraw. Dengan alat ViewBase, desainer PCB dapat dengan mudah menulis alat DRC yang lengkap dan efisien untuk ViewDraw dalam C/C. Penting untuk dicatat bahwa prinsip-prinsip dasar yang dibahas di sini berlaku untuk alat skematik PCB lainnya.

File masukan

Selain database diagram sirkuit, DRC juga membutuhkan file input yang dapat menggambarkan situasi tertentu, seperti nama jaringan daya yang sah yang secara otomatis terhubung ke bidang daya. Misalnya, jika jaringan POWER disebut POWER, bidang POWER secara otomatis terhubung ke bidang POWER menggunakan perangkat paket back-end (sebagaimana berlaku untuk ViewDrawpcbfwd). Berikut ini adalah daftar file input yang harus ditempatkan di lokasi global tetap agar DRC dapat menemukan dan membaca secara otomatis, dan kemudian menyimpan informasi ini secara internal ke DRC pada saat run time.

Beberapa simbol harus memiliki pin kabel daya eksternal karena tidak terhubung ke lapisan kabel daya biasa. Misalnya, pin VCC perangkat ECL terhubung ke VCC atau GROUND; Pin VEE-nya dapat dihubungkan ke GROUND atau bidang -5.0V. Selain itu, pin kabel daya juga dapat dihubungkan ke filter sebelum mencapai lapisan kabel daya.

Pin kabel daya biasanya tidak dilampirkan ke simbol perangkat. Sebagai gantinya, properti simbol (disebut SIGNAL di sini) menjelaskan pin mana yang merupakan pin daya atau ground dan menjelaskan nama jaringan ke mana pin harus dihubungkan.

SINYAL = VCC:10

SINYAL = TANAH:20

DRC dapat membaca properti ini dan memastikan bahwa nama jaringan disimpan dalam file legal_pwr_net_name. Jika nama jaringan tidak termasuk dalam legal_pwr_net_name, pin daya tidak akan terhubung ke bidang daya, yang merupakan masalah serius.

File legal_pwr_net_name Opsional. File ini berisi semua nama jaringan resmi dari sinyal POWER, seperti VCC, V3_3P, dan VDD. Dalam tata letak/alat perutean PCB, nama harus peka huruf besar-kecil. Umumnya VCC tidak sama dengan VCC atau VCC. VCC dapat menjadi catu daya 5.0V dan V3_3P dapat menjadi catu daya 3.3V.

File legal_pwr_net_name adalah opsional, karena file konfigurasi perangkat enkapsulasi backend biasanya harus berisi satu set nama jaringan kabel daya yang valid. Jika CadencePCB digunakan untuk merancang alat pengkabelan Allegro Sistem, nama file PCBFWD adalah Allegro.cfg dan memiliki parameter entri berikut:

GROUND: VSS CGND GND GND

Catu daya: VCC VDD VEE V3_3P V2_5P 5V 12V

Jika DRC dapat membaca file allegro.cfg secara langsung alih-alih legal_pwr_net_name, itu akan mendapatkan hasil yang lebih baik (yaitu lebih sedikit kemungkinan terjadinya kesalahan).