この論文では、プログラミングの方法について簡単に説明します。 PCB デザインルールチェッカー（DRC）システム。 回路図生成ツールを使用してPCBデザインを取得したら、DRCを実行して、PCBデザインルールに違反する障害を見つけることができます。 これは、後続の処理を開始する前に実行する必要があり、回路ジェネレータの開発者は、ほとんどのPCB設計者が簡単に習得できるDRCツールを提供する必要があります。

独自のPCBデザインルールチェッカーを作成することには多くの利点があります。 PCBデザインチェッカーはそれほど単純ではありませんが、既存のプログラミング言語またはスクリプト言語に精通しているPCB設計者なら誰でもそれを実行でき、その利点は計り知れないため、管理不能ではありません。

ただし、市販されている汎用ツールは、特定のPCB設計のニーズを満たすのに十分な柔軟性を備えていないことがよくあります。 その結果、新機能の要件を顧客からDRCツール開発者に報告する必要があります。これは、特に要件が絶えず更新される場合は、多くの場合、費用と時間がかかります。 幸い、ほとんどのツール開発者は、特定のニーズを満たすために独自のDRCを作成する簡単な方法を顧客に提供できます。 ただし、この強力なツールは広く認識または使用されていません。 この記事では、DRCツールを最大限に活用するための実用的なガイドを提供します。

DRCはPCBをトラバースして、すべてのシンボル、すべてのピン、すべてのネットワーク、すべての属性を含む回路図全体を設計し、必要に応じて無制限の数の「アクセサリ」ファイルを作成する必要があるためです。 セクション4.0で説明されているように、DRCはPCBデザインルールからのわずかな逸脱にフラグを立てることができます。 たとえば、添付ファイルのXNUMXつに、PCB設計で使用されるすべてのデカップリングコンデンサが含まれている場合があります。 静電容量数が予想よりも小さいか大きい場合、電力線のDV / DTの問題が発生する可能性のある場所に赤いマークが付けられます。 これらの補助ファイルは必要な場合がありますが、必ずしも市販のDRCツールで作成されているとは限りません。

PCBルールチェッカーDRCの設計方法

DRCのもうXNUMXつの利点は、PCBデザインルールに影響を与える可能性のあるものなど、新しいPCBデザイン機能に対応するように簡単に更新できることです。 さらに、その分野で十分な経験を積んだら、実装できる他の多くの機能があります。

たとえば、独自のDRCを作成できる場合は、独自のBOM作成ツールを作成して、そうでないデバイス用の「追加のハードウェア」（ソケット、ラジエーター、ドライバーなど）を入手する方法など、特定のユーザーのニーズにより適切に対応できます。それ自体が回路図データベースの一部です。 または、PCB設計者は、特定のデバイスに適したVerilogモデルやタイムファイルを取得する方法など、PCB設計環境で十分な柔軟性を備えた独自のVerilogネットリストアナラ​​イザを作成できます。 実際、DRCはPCB設計回路図全体をトラバースするため、すべての有効な情報を収集して、PCB設計のVerilogネットリスト分析に必要なシミュレーションやBOMを出力することができます。

プログラムコードを提供せずにこれらのトピックについて議論するのは簡単ではないので、例として回路図検索ツールを使用します。 この記事では、Mentor Graphics社を使用して、PADS-Designerの製品ラインに付属するViewDrawツールを開発します。 さらに、ViewBaseツールを使用しました。これは、ViewDrawデータベースにアクセスするために呼び出すことができる簡略化されたCルーチンライブラリです。 ViewBaseツールを使用すると、PCB設計者はC / CでViewDraw用の完全で効率的なDRCツールを簡単に作成できます。 ここで説明する基本原則は、他のPCB回路図面ツールにも適用されることに注意してください。

入力ファイル

回路図データベースに加えて、DRCには、電源プレーンに自動的に接続された正当な電源ネットワークの名前など、特定の状況を記述できる入力ファイルも必要です。 たとえば、POWERネットワークがPOWERと呼ばれる場合、POWERプレーンはバックエンドパッケージデバイス（ViewDrawpcbfwdに適用可能）を使用してPOWERプレーンに自動的に接続されます。 以下は、DRCが自動的に検索して読み取り、実行時にこの情報をDRCに内部的に保存できるように、固定のグローバルな場所に配置する必要がある入力ファイルのリストです。

一部のシンボルは、通常の電源コード層に接続されていないため、外部電源コードピンが必要です。 たとえば、ECLデバイスのVCCピンはVCCまたはGROUNDに接続されています。 そのVEEピンはGROUNDまたは-5.0Vプレーンに接続できます。 さらに、電源コードピンは、電源コード層に到達する前にフィルターに接続することもできます。

通常、電源ケーブルのピンはデバイスシンボルに接続されていません。 代わりに、シンボルのプロパティ（ここではSIGNALと呼ばれます）は、どのピンが電源ピンまたは接地ピンであるかを示し、ピンが接続されるネットワーク名を示します。

SIGNAL = VCC：10

信号=グラウンド：20

DRCはこのプロパティを読み取り、ネットワーク名がlegal_pwr_net_nameファイルに保存されていることを確認できます。 ネットワーク名がlegal_pwr_net_nameに含まれていない場合、電源ピンは電源プレーンに接続されません。これは重大な問題です。

ファイルlegal_pwr_net_nameオプション。 このファイルには、VCC、V3_3P、VDDなどのPOWER信号のすべての有効なネットワーク名が含まれています。 PCBレイアウト/ルーティングツールでは、名前は大文字と小文字を区別する必要があります。 一般に、VCCはVCCまたはVCCと同じではありません。 VCCは5.0V電源、V3_3Pは3.3V電源にすることができます。

通常、バックエンドカプセル化デバイス構成ファイルには有効な電源ケーブルネットワーク名のセットが含まれている必要があるため、ファイルlegal_pwr_net_nameはオプションです。 CadencePCBを使用してSystemsのAllegro配線ツールを設計する場合、PCBFWDファイル名はAllegro.cfgであり、次のエントリパラメータがあります。

グラウンド：VSS CGNDGNDグラウンド

電源：VCC VDD VEE V3_3P V2_5P 5V 12V

DRCがlegal_pwr_net_nameの代わりにallegro.cfgファイルを直接読み取ることができれば、より良い結果が得られます（つまり、エラーが発生する可能性が低くなります）。