מאמר זה מתאר בקצרה שיטת תכנות PCB מערכת בודק חוקי העיצוב (DRC). לאחר שמתקבל עיצוב הלוח באמצעות כלי יצירת תרשימי המעגלים, ניתן להריץ את DRC כדי לאתר כשלים המפרים את כללי תכנון הלוח. זה חייב להיעשות לפני תחילת העיבוד הבא, והמפתח של מחולל המעגלים חייב לספק כלי DRC שרוב מעצבי ה- PCB יכולים לשלוט בהם בקלות.

ישנם יתרונות רבים לכתיבת בודק כללי עיצוב PCB משלך. בודק עיצוב ה- PCB אמנם לא כל כך פשוט, אך הוא אינו בלתי ניתן לניהול מכיוון שכל מעצב PCB המכיר שפות תכנות או סקריפטים קיימים יכול לעשות זאת, והיתרונות אינם ניתנים להערכה.

עם זאת, כלים משווקים למטרות כלליות לרוב אינם גמישים מספיק כדי לענות על צרכי עיצוב PCB ספציפיים. כתוצאה מכך, הלקוחות חייבים לדווח על דרישות תכונה חדשה למפתחי כלי DRC, מה שלרוב לוקח כסף וזמן, במיוחד אם הדרישות מתעדכנות כל הזמן. למרבה המזל, רוב מפתחי הכלים יכולים לספק ללקוחותיהם דרך קלה לכתוב DRC משלהם כדי לענות על הצרכים הספציפיים שלהם. עם זאת, כלי רב עוצמה זה אינו מוכר או נמצא בשימוש נרחב. מאמר זה מספק מדריך מעשי להפקת המרב מכלי DRC.

מכיוון ש- DRC חייבת לעבור את הלוח כדי לעצב את כל תרשים המעגלים, כולל כל סמל, כל סיכה, כל רשת, כל תכונה וליצור מספר בלתי מוגבל של קבצי “אביזר” במידת הצורך. כפי שמתואר בסעיף 4.0, DRC יכולה לסמן כל סטייה מינורית מכללי עיצוב PCB. לדוגמה, אחד הקבצים המצורפים עשוי להכיל את כל קבלי הניתוק המשמשים בעיצוב ה- PCB. אם מספר הקיבול נמוך או גבוה מהצפוי, יוצבו סימנים אדומים במקום בו עלולות להתרחש בעיות DV/DT בקו החשמל. קבצים נלווים אלה עשויים להיות נחוצים, אך אינם בהכרח נוצרים על ידי כלי מסחרי מסוג DRC.

כיצד לעצב את בודק חוקי ה- PCB DRC

יתרון נוסף של DRC הוא שניתן לעדכנו בקלות כך שיתאימו לתכונות עיצוב PCB חדשות, כגון אלה שעשויות להשפיע על כללי עיצוב ה- PCB. יתר על כן, ברגע שאתה צובר מספיק ניסיון בתחום, יש הרבה תכונות אחרות שאתה יכול ליישם.

לדוגמה, אם אתה יכול לכתוב DRC משלך, תוכל לכתוב כלי יצירת בומס משלך כדי לתת מענה טוב יותר לצרכי משתמש ספציפיים, כגון כיצד להשיג “חומרה נוספת” (כגון שקעים, רדיאטורים או מברגים) למכשירים שאינם עצמם חלק ממאגר הנתונים של תרשימי המעגלים. או שמעצב ה- PCB יכול לכתוב מנתח רשתות Verilog משלו עם גמישות מספקת בסביבת עיצוב ה- PCB, כגון כיצד להשיג דגמי Verilog או קבצי זמן המתאימים למכשיר מסוים. למעשה, מכיוון ש- DRC חוצה את כל דיאגרמת מעגל העיצוב של ה- PCB, ניתן לאסוף את כל המידע התקף כדי להפיק את הסימולציה ו/או BOM הנדרשים לניתוח רשת Netlist של Verilog.

זה יהיה מאמץ לדון בנושאים אלה מבלי לספק קוד תוכנית כלשהו, ​​לכן נשתמש בכלי אחזור תרשימי מעגלים כדוגמא. מאמר זה משתמש בחברת Mentor Graphics כדי לפתח כלי ViewDraw המצורף לקו המוצרים של PADS-Designer. בנוסף, השתמשנו בכלי ViewBase, שהוא ספריית שגרה פשוטה של ​​C שאפשר לקרוא לה לגשת למסד הנתונים של ViewDraw. בעזרת כלי ViewBase, מעצבי PCB יכולים לכתוב בקלות כלי DRC שלמים ויעילים עבור ViewDraw ב- C/C. חשוב לציין כי העקרונות הבסיסיים הנדונים כאן חלים על כל כלי סכמטי אחר של PCB.

קובץ הקלט

בנוסף למסד הנתונים של תרשימי המעגלים, DRC זקוקה גם לקבצי קלט שיכולים לתאר מצבים ספציפיים, כגון שמה של רשת חשמל לגיטימית המחוברת אוטומטית למטוס החשמל. לדוגמה, אם לרשת POWER קוראים POWER, מטוס ה- POWER מחובר אוטומטית למטוס POWER באמצעות התקן חבילת גב (לפי הצורך ב- ViewDrawpcbfwd). להלן רשימה של קבצי קלט אותם יש למקם במיקום גלובלי קבוע כדי ש- DRC תוכל למצוא ולקרוא באופן אוטומטי ולאחר מכן לשמור מידע זה באופן פנימי ל- DRC בזמן הריצה.

בחלק מהסמלים חייבים להיות סיכות של כבל חשמל חיצוני מכיוון שהם אינם מחוברים לשכבת כבל החשמל הרגילה. לדוגמה, סיכות ה- VCC של מכשיר ה- ECL מחוברות ל- VCC או ל- GROUND; ניתן לחבר את סיכת ה- VEE שלה ל- GROUND או למטוס -5.0V. בנוסף, ניתן לחבר את סיכת כבל החשמל למסנן לפני הגעתו לשכבת כבל החשמל.

סיכת כבל חשמל אינה מחוברת בדרך כלל לסמל ההתקן. במקום זאת, מאפיין של הסמל (הנקרא כאן SIGNAL) מתאר איזה סיכה היא סיכת מתח או הארקה ומתארת ​​את שם הרשת שאליו יש לחבר את הסיכה.

סיגנל = VCC: 10

סיגנל = קרקע: 20

DRC יכול לקרוא נכס זה ולוודא ששם הרשת מאוחסן בקובץ legal_pwr_net_name. אם שם הרשת אינו כלול ב- legal_pwr_net_name, סיכת החשמל לא תחובר למטוס החשמל, וזו בעיה רצינית.

קובץ legal_pwr_net_name אופציונלי. קובץ זה מכיל את כל שמות הרשת החוקיים של אותות POWER, כגון VCC, V3_3P ו- VDD. בכלי פריסה/ניתוב PCB, השמות צריכים להיות תלויי רישיות. באופן כללי, VCC אינו זהה ל- VCC או VCC. VCC יכול להיות ספק כוח של 5.0V ו- V3_3P יכול להיות ספק כוח של 3.3V.

הקובץ legal_pwr_net_name הוא אופציונלי מכיוון שקובץ התצורה של התקן אנקפסולציה של backend חייב בדרך כלל להכיל קבוצה של שמות רשת תקפים של כבלי חשמל. אם CadencePCB משמש לעיצוב כלי החיווט Allegro של מערכות, שם הקובץ PCBFWD הוא Allegro.cfg ויש לו את פרמטרי הכניסה הבאים:

Ground: VSS CGND GND Ground

ספק כוח: VCC VDD VEE V3_3P V2_5P 5V 12V

אם DRC תוכל לקרוא את הקובץ allegro.cfg ישירות במקום legal_pwr_net_name, זה היה משיג תוצאות טובות יותר (כלומר פחות סיכוי להציג טעויות).