Bài báo này mô tả ngắn gọn một phương pháp lập trình PCB hệ thống kiểm tra quy tắc thiết kế (DRC). Sau khi thiết kế PCB có được bằng cách sử dụng công cụ tạo sơ đồ mạch, DRC có thể được chạy để tìm bất kỳ lỗi nào vi phạm các quy tắc thiết kế PCB. Điều này phải được thực hiện trước khi quá trình xử lý tiếp theo bắt đầu và nhà phát triển bộ tạo mạch phải cung cấp các công cụ DRC mà hầu hết các nhà thiết kế PCB có thể dễ dàng thành thạo.

Có rất nhiều lợi thế để viết trình kiểm tra quy tắc thiết kế PCB của riêng bạn. Mặc dù trình kiểm tra thiết kế PCB không đơn giản như vậy, nhưng nó không phải là không thể quản lý được, bởi vì bất kỳ nhà thiết kế PCB nào quen thuộc với các ngôn ngữ lập trình hoặc kịch bản hiện có đều có thể làm được và lợi ích là không thể lường trước được.

Tuy nhiên, các công cụ có mục đích chung trên thị trường thường không đủ linh hoạt để đáp ứng các nhu cầu thiết kế PCB cụ thể. Do đó, các yêu cầu về tính năng mới phải được khách hàng báo cáo cho các nhà phát triển công cụ DRC, việc này thường tốn tiền và thời gian, đặc biệt nếu các yêu cầu được cập nhật liên tục. May mắn thay, hầu hết các nhà phát triển công cụ có thể cung cấp cho khách hàng của họ một cách dễ dàng để viết DRC của riêng họ để đáp ứng nhu cầu cụ thể của họ. Tuy nhiên, công cụ mạnh mẽ này không được công nhận hoặc sử dụng rộng rãi. Bài viết này cung cấp một hướng dẫn thực tế để tận dụng tối đa các công cụ DRC.

Vì DRC phải duyệt qua PCB để thiết kế toàn bộ sơ đồ mạch, bao gồm mọi ký hiệu, mọi chân, mọi mạng, mọi thuộc tính và tạo không giới hạn số lượng tệp “phụ kiện” nếu cần. Như được mô tả trong Phần 4.0, DRC có thể gắn cờ bất kỳ sai lệch nhỏ nào so với các quy tắc thiết kế PCB. Ví dụ: một trong các tệp đính kèm có thể chứa tất cả các tụ điện tách được sử dụng trong thiết kế PCB. Nếu số điện dung thấp hơn hoặc cao hơn dự kiến, các dấu đỏ sẽ được đặt ở những nơi có thể xảy ra sự cố DV / DT đường dây điện. Các tệp phụ trợ này có thể cần thiết, nhưng chúng không nhất thiết phải được tạo bởi bất kỳ công cụ DRC thương mại nào.

Cách thiết kế DRC kiểm tra quy tắc PCB

Một ưu điểm khác của DRC là nó có thể dễ dàng cập nhật để phù hợp với các tính năng thiết kế PCB mới, chẳng hạn như những tính năng có thể ảnh hưởng đến các quy tắc thiết kế PCB. Hơn nữa, một khi bạn có đủ kinh nghiệm trong lĩnh vực này, có rất nhiều tính năng khác mà bạn có thể triển khai.

Ví dụ: nếu bạn có thể viết DRC của riêng mình, bạn có thể viết công cụ tạo BOM của riêng mình để giải quyết tốt hơn các nhu cầu cụ thể của người dùng, chẳng hạn như cách lấy “phần cứng bổ sung” (chẳng hạn như ổ cắm, bộ tản nhiệt hoặc tua vít) cho các thiết bị không chúng là một phần của cơ sở dữ liệu sơ đồ mạch. Hoặc nhà thiết kế PCB có thể viết bộ phân tích netlist Verilog của riêng mình với đủ tính linh hoạt trong môi trường thiết kế PCB, chẳng hạn như cách lấy các mô hình Verilog hoặc tệp thời gian phù hợp với một thiết bị cụ thể. Trên thực tế, vì DRC duyệt qua toàn bộ sơ đồ mạch thiết kế PCB, nên có thể thu thập tất cả thông tin hợp lệ để đưa ra mô phỏng và / hoặc BOM cần thiết cho phân tích netlist Verilog thiết kế PCB.

Sẽ là một khoảng thời gian để thảo luận về những chủ đề này mà không cung cấp bất kỳ mã chương trình nào, vì vậy chúng tôi sẽ sử dụng một công cụ truy xuất sơ đồ mạch làm ví dụ. Bài viết này sử dụng công ty Mentor Graphics để phát triển công cụ ViewDraw gắn liền với dòng sản phẩm THE của PADS-Designer. Ngoài ra, chúng tôi đã sử dụng công cụ ViewBase, là một thư viện thường trình C đơn giản hóa có thể được gọi để truy cập cơ sở dữ liệu ViewDraw. Với công cụ ViewBase, các nhà thiết kế PCB có thể dễ dàng viết các công cụ DRC hoàn chỉnh và hiệu quả cho ViewDraw trong C / C. Điều quan trọng cần lưu ý là các nguyên tắc cơ bản được thảo luận ở đây áp dụng cho bất kỳ công cụ sơ đồ PCB nào khác.

Tệp đầu vào

Ngoài cơ sở dữ liệu sơ đồ mạch, DRC cũng cần các tệp đầu vào có thể mô tả các tình huống cụ thể, chẳng hạn như tên của mạng điện hợp pháp được kết nối tự động với mặt phẳng công suất. Ví dụ: nếu mạng POWER được gọi là POWER, mặt phẳng POWER sẽ tự động được kết nối với mặt phẳng POWER bằng cách sử dụng thiết bị gói back-end (áp dụng cho ViewDrawpcbfwd). Sau đây là danh sách các tệp đầu vào phải được đặt ở một vị trí chung cố định để DRC có thể tự động tìm và đọc, sau đó lưu thông tin này vào nội bộ DRC khi chạy.

Một số ký hiệu phải có chân cắm dây nguồn bên ngoài vì chúng không được kết nối với lớp dây nguồn thông thường. Ví dụ, các chân VCC của thiết bị ECL được kết nối với VCC hoặc GROUND; Chân VEE của nó có thể được kết nối với GROUND hoặc mặt phẳng -5.0V. Ngoài ra, chân dây nguồn cũng có thể được kết nối với bộ lọc trước khi đến lớp dây nguồn.

Chân cáp nguồn thường không được gắn vào biểu tượng thiết bị. Thay vào đó, một thuộc tính của ký hiệu (ở đây gọi là SIGNAL) mô tả chân nào là chân nguồn hoặc chân nối đất và mô tả tên mạng mà chân đó sẽ được kết nối.

SIGNAL = VCC: 10

SIGNAL = GROUND: 20

DRC có thể đọc thuộc tính này và đảm bảo rằng tên mạng được lưu trữ trong tệp legal_pwr_net_name. Nếu tên mạng không được bao gồm trong legal_pwr_net_name, chân nguồn sẽ không được kết nối với mặt phẳng nguồn, đây là một vấn đề nghiêm trọng.

Tệp legal_pwr_net_name Tùy chọn. Tệp này chứa tất cả các tên mạng hợp pháp của tín hiệu POWER, chẳng hạn như VCC, V3_3P và VDD. Trong các công cụ định tuyến / bố trí PCB, tên cần phân biệt chữ hoa chữ thường. Nói chung, VCC không giống như VCC hoặc VCC. VCC có thể là nguồn điện 5.0V và V3_3P có thể là nguồn cung cấp 3.3V.

Tệp legal_pwr_net_name là tùy chọn, vì tệp cấu hình thiết bị đóng gói phụ trợ thường phải chứa một tập hợp các tên mạng cáp nguồn hợp lệ. Nếu CadencePCB được sử dụng để thiết kế công cụ nối dây Allegro của Hệ thống, tên tệp PCBFWD là Allegro.cfg và có các tham số đầu vào sau:

CƠ SỞ: VSS CGND GND GROUND

Nguồn cung cấp: VCC VDD VEE V3_3P V2_5P 5V 12V

Nếu DRC có thể đọc trực tiếp tệp allegro.cfg thay vì legal_pwr_net_name, thì nó sẽ nhận được kết quả tốt hơn (tức là ít khả năng mắc lỗi hơn).