শিল্প, বৈজ্ঞানিক এবং চিকিৎসা রেডিও ফ্রিকোয়েন্সি (আইএসএম-আরএফ) পণ্যের অসংখ্য প্রয়োগ ক্ষেত্রে দেখা যায় যে মুদ্রিত সার্কিট বোর্ড এই পণ্যগুলির বিন্যাস বিভিন্ন ত্রুটির প্রবণ।লোকেরা প্রায়শই দেখতে পায় যে একই আইসি দুটি ভিন্ন সার্কিট বোর্ডে ইনস্টল করা হয়েছে, কর্মক্ষমতা সূচকগুলি উল্লেখযোগ্যভাবে আলাদা হবে। Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. এই কাগজে, fr-4 ডাইলেক্ট্রিক, 0.0625in বেধ ডবল লেয়ার PCB উদাহরণ হিসাবে, সার্কিট বোর্ড গ্রাউন্ডিং। Operating in different frequency bands between 315MHz and 915MHz, Tx and Rx power between -120dbm and +13dBm.

আবেশ নির্দেশ

যখন দুটি ইন্ডাক্টর (বা এমনকি দুটি পিসিবি লাইন) একে অপরের কাছাকাছি থাকে, তখন পারস্পরিক ইন্ডাক্টেন্স ঘটবে। The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

যেখানে, YB হল সার্কিট B- তে ইনজেকশনের ত্রুটি ভোল্টেজ, IA হল বর্তনী A- তে কাজ করা বর্তমান 1। এলএম সার্কিট স্পেসিং, ইনডাক্টেন্স লুপ এরিয়া (অর্থাৎ, ম্যাগনেটিক ফ্লাক্স) এবং লুপের দিকের প্রতি খুবই সংবেদনশীল। Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. এই উদ্দেশ্যে, একে অপরের যতটা সম্ভব লম্ব, অনুগ্রহ করে কম শক্তি FSK superheterodyne রিসিভার মূল্যায়ন (EV) বোর্ড (MAX7042EVKIT) (চিত্র 2) এর সার্কিট বিন্যাস পড়ুন। The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

চিত্র 2. দুটি ভিন্ন PCB লেআউট দেখানো হয়েছে, যার একটিতে ভুল দিক (L1 এবং L3) এ সাজানো উপাদান রয়েছে, অন্যটি আরও উপযুক্ত।

সংক্ষেপে, নিম্নলিখিত নীতিগুলি অনুসরণ করা উচিত:

ইনডাক্টেন্স স্পেসিং যতটা সম্ভব হওয়া উচিত।

ইনডাক্টরদের মধ্যে ক্রসস্টল কমানোর জন্য ডান কোণে ইন্ডাক্টর সাজানো হয়।

কাপলিংয়ে নেতৃত্ব দিন

ঠিক যেমন ইনডাক্টরদের ওরিয়েন্টেশন ম্যাগনেটিক কাপলিংকে প্রভাবিত করে, তেমনি লিডগুলি একে অপরের খুব কাছাকাছি থাকলে কাপলিংও করে। এই ধরণের লেআউট সমস্যাও উত্পাদন করে যাকে পারস্পরিক সংবেদন বলা হয়। আরএফ সার্কিটের সবচেয়ে উদ্বিগ্ন সমস্যাগুলির মধ্যে একটি হল সিস্টেমের সংবেদনশীল অংশগুলির ওয়্যারিং, যেমন ইনপুট ম্যাচিং নেটওয়ার্ক, রিসিভারের অনুরণিত চ্যানেল, ট্রান্সমিটারের অ্যান্টেনা ম্যাচিং নেটওয়ার্ক ইত্যাদি।

বিকিরণ চৌম্বক ক্ষেত্রকে কমিয়ে আনার জন্য রিটার্ন কারেন্ট পাথটি যতটা সম্ভব মূল কারেন্ট পাথের কাছাকাছি হওয়া উচিত। This arrangement helps to reduce the current loop area. রিটার্ন কারেন্টের জন্য আদর্শ কম প্রতিরোধের পথটি সাধারণত সীসার নীচের স্থল অঞ্চল – কার্যকরভাবে লুপ এলাকাটিকে এমন একটি অঞ্চলে সীমাবদ্ধ করে যেখানে ডাইলেক্ট্রিকের পুরুত্ব সীসার দৈর্ঘ্য দ্বারা গুণিত হয়। যাইহোক, যদি স্থল অঞ্চল বিভক্ত হয়, লুপ এলাকা বৃদ্ধি পায় (চিত্র 3)। For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

চিত্র 3. সম্পূর্ণ বৃহৎ এলাকা গ্রাউন্ডিং সিস্টেমের কর্মক্ষমতা উন্নত করতে সাহায্য করে

একটি প্রকৃত প্রবর্তক জন্য, সীসা দিক এছাড়াও চৌম্বক ক্ষেত্র কাপলিং উপর একটি উল্লেখযোগ্য প্রভাব আছে। যদি একটি সংবেদনশীল সার্কিটের লিডগুলি একে অপরের কাছাকাছি থাকে, তবে কাপলিং কমানোর জন্য লিডগুলিকে উল্লম্বভাবে সারিবদ্ধ করা ভাল (চিত্র 4)। If vertical alignment is not possible, consider using a guard line. সুরক্ষা তারের নকশা জন্য, অনুগ্রহ করে নীচের গ্রাউন্ডিং এবং ভর্তি চিকিত্সা বিভাগ পড়ুন।

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

সংবেদনশীল লিডগুলি উল্লম্বভাবে সাজানো উচিত।

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

আরএফ সার্কিট লেআউটের সাথে প্রধান সমস্যা হল সার্কিটের উপ -বৈশিষ্ট্যগত প্রতিবন্ধকতা, সার্কিট উপাদান এবং তাদের আন্তconসংযোগ সহ। একটি পাতলা তামার আবরণ সহ সীসাটি আনয়ন তারের সমতুল্য এবং আশেপাশের অন্যান্য সীসাগুলির সাথে একটি বিতরণ ক্যাপ্যাসিট্যান্স গঠন করে। সীসাটি গর্তের মধ্য দিয়ে যাওয়ার সময় ইন্ডাক্টেন্স এবং ক্যাপাসিট্যান্স বৈশিষ্ট্যগুলিও প্রদর্শন করে।

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. পরজীবী ক্যাপ্যাসিট্যান্সের প্রভাব সাধারণত ছোট এবং সাধারণত উচ্চ গতির ডিজিটাল সিগন্যালগুলিতে প্রান্তের তারতম্য ঘটায় (যা এই কাগজে আলোচনা করা হয়নি)।

থ্রু-হোল এর সবচেয়ে বড় প্রভাব হচ্ছে পরস্পরীয় সংযোজন যা সংশ্লিষ্ট আন্তconসংযোগ মোড দ্বারা সৃষ্ট। Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; D হল থ্রোহোলের ব্যাস, ইঞ্চি 2 তে।

কিভাবে মুদ্রিত বোর্ডের PCB বিন্যাসে বিভিন্ন ত্রুটি এড়ানো যায়

ড। 5. PCB ক্রস সেকশন থ্রু-হোল স্ট্রাকচারের উপর পরজীবী প্রভাব অনুমান করতে ব্যবহৃত হয়

The parasitic inductance often has a great influence on the connection of bypass capacitors. আদর্শ বাইপাস ক্যাপাসিটারগুলি সরবরাহ অঞ্চল এবং গঠনের মধ্যে উচ্চ-ফ্রিকোয়েন্সি শর্ট সার্কিট সরবরাহ করে, কিন্তু অ-আদর্শ থ্রু-ছিদ্রগুলি গঠন এবং সরবরাহ অঞ্চলের মধ্যে কম সংবেদনশীলতা পথকে প্রভাবিত করতে পারে। A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. আইএসএম-আরএফ পণ্যের নির্দিষ্ট অপারেটিং ফ্রিকোয়েন্সি প্রদত্ত, থ্রু-হোলগুলি অনুরণিত চ্যানেল সার্কিট, ফিল্টার এবং মিলে যাওয়া নেটওয়ার্কগুলির মতো সংবেদনশীল সার্কিটগুলিকে বিরূপভাবে প্রভাবিত করতে পারে।

অন্যান্য সমস্যা দেখা দেয় যদি সংবেদনশীল সার্কিটগুলি ছিদ্র ভাগ করে, যেমন arms – টাইপ নেটওয়ার্কের দুটি বাহু। উদাহরণস্বরূপ, লাম্পড ইনডাক্টেন্সের সমতুল্য একটি আদর্শ গর্ত স্থাপন করে, সমতুল্য পরিকল্পিত মূল সার্কিট নকশা (FIG। 6) থেকে বেশ ভিন্ন। As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

চিত্র 6. আদর্শ বনাম অ-আদর্শ স্থাপত্য, সার্কিটে সম্ভাব্য “সংকেত পথ” রয়েছে।

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

সীসার দৈর্ঘ্য

ম্যাক্সিম আইএসএম-আরএফ প্রোডাক্ট ডেটা প্রায়শই সংক্ষিপ্ত সম্ভাব্য উচ্চ-ফ্রিকোয়েন্সি ইনপুট এবং আউটপুট ব্যবহার করার পরামর্শ দেয় যাতে ক্ষতি এবং বিকিরণ কম হয়। অন্যদিকে, এই ধরনের ক্ষতিগুলি সাধারণত অ-আদর্শ পরজীবী পরামিতিগুলির কারণে হয়, তাই পরজীবী আবেশ এবং ক্যাপ্যাসিট্যান্স উভয়ই সার্কিট বিন্যাসকে প্রভাবিত করে এবং সর্বাধিক সম্ভাব্য সীসা ব্যবহার করে পরজীবী পরামিতিগুলি হ্রাস করতে সহায়তা করে। Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. একটি 20nH ইন্ডাক্টর এবং 3pF ক্যাপাসিটরের একটি LAN/ মিক্সার সার্কিটের জন্য, যখন সার্কিট এবং কম্পোনেন্ট লেআউট খুব কমপ্যাক্ট থাকে তখন কার্যকর কম্পোনেন্টের মান ব্যাপকভাবে প্রভাবিত হবে।

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. এই দস্তাবেজটি 2003 সালে IPC-2251 5 দ্বারা প্রতিস্থাপিত হয়েছিল, যা বিভিন্ন PCB লিডগুলির জন্য আরও সঠিক গণনা পদ্ধতি প্রদান করে। Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

সূত্রে, εr হল ডাইলেক্ট্রিকের ডাইলেক্ট্রিক ধ্রুবক, h স্ট্র্যাটাম থেকে সীসার উচ্চতা, W হল সীসার প্রস্থ, এবং T হল সীসার বেধ (FIG। 7)। যখন w/h 0.1 এবং 2.0 এর মধ্যে এবং εr 1 থেকে 15 এর মধ্যে থাকে, তখন এই সূত্রের গণনার ফলাফলগুলি বেশ সঠিক।

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. এই উদাহরণে, আমরা বিপথগামী ক্যাপাসিট্যান্স এবং ইন্ডাক্ট্যান্স নিয়ে আলোচনা করি। The standard equation of characteristic capacitance for microstrip lines is:

একইভাবে, উপরোক্ত সমীকরণ ব্যবহার করে সমীকরণ থেকে চারিত্রিক সূচক গণনা করা যেতে পারে:

উদাহরণস্বরূপ, 0.0625in এর একটি PCB বেধ অনুমান করুন। (h = 62.5 মিলি), 1 আউন্স তামা-লেপা সীসা (t = 1.35 মিলি), 0.01in। (w = 10 মিলি), এবং একটি FR-4 বোর্ড। মনে রাখবেন যে FR-4 এর ε R সাধারণত 4.35 farad/m (F/m), কিন্তু 4.0F/m থেকে 4.7F/m পর্যন্ত হতে পারে। এই উদাহরণে গণনা করা eigenvalues ​​হল Z0 = 134 ω, C0 = 1.04pF/in, L0 = 18.7nH/in।

একটি আইএসএম-আরএফ ডিজাইনের জন্য, বোর্ডে 12.7 মিমি (0.5in) লেআউটের দৈর্ঘ্য প্রায় 0.5pF এবং 9.3nH (চিত্র 8) এর পরজীবী পরামিতি তৈরি করতে পারে। রিসিভারের অনুরণিত চ্যানেলে এই স্তরে পরজীবী পরামিতিগুলির প্রভাব (এলসি পণ্যের বৈচিত্র্য) এর ফলে 315MHz ± 2% বা 433.92mhz ± 3.5% বৈচিত্র হতে পারে। সীসার পরজীবী প্রভাবের কারণে অতিরিক্ত ক্যাপাসিট্যান্স এবং ইনডাক্টেন্সের কারণে, 315MHz দোলন ফ্রিকোয়েন্সি শিখর 312.17mhz এবং 433.92mhz দোলন ফ্রিকোয়েন্সি শিখর 426.6mhz পৌঁছায়।

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. সমীকরণ ব্যবহার করে অনুরণন সার্কিটের দোলন ফ্রিকোয়েন্সি গণনা করুন:

প্লেটের অনুরণন সার্কিটের মূল্যায়নে প্যাকেজ এবং লেআউটের পরজীবী প্রভাব অন্তর্ভুক্ত করা উচিত এবং 7.3 মেগাহার্টজ অনুরণন ফ্রিকোয়েন্সি গণনা করার সময় পরজীবী পরামিতিগুলি যথাক্রমে 7.5PF এবং 315PF। লক্ষ্য করুন যে LC পণ্য lumped ক্যাপ্যাসিট্যান্স প্রতিনিধিত্ব করে।

সংক্ষেপে, নিম্নলিখিত নীতিগুলি অনুসরণ করা আবশ্যক:

সীসা যতটা সম্ভব সংক্ষিপ্ত রাখুন।

যতটা সম্ভব ডিভাইসের কাছাকাছি কী সার্কিট রাখুন।

মূল উপাদানগুলি প্রকৃত লেআউট প্যারাসিটিজম অনুযায়ী ক্ষতিপূরণ দেওয়া হয়।

গ্রাউন্ডিং এবং ফিলিং ট্রিটমেন্ট

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. এইভাবে সমস্ত বৈদ্যুতিক ক্ষেত্র সমান করা একটি ভাল ieldাল প্রক্রিয়া তৈরি করে।

ডাইরেক্ট কারেন্ট সবসময় কম প্রতিরোধের পথ ধরে প্রবাহিত হয়। একইভাবে, উচ্চ-ফ্রিকোয়েন্সি কারেন্ট অগ্রাধিকারের সাথে সর্বনিম্ন প্রতিরোধের সাথে পথ দিয়ে প্রবাহিত হয়। So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

কিভাবে মুদ্রিত বোর্ডের PCB বিন্যাসে বিভিন্ন ত্রুটি এড়ানো যায়

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. একটি রিটার্ন বর্তমান পথ প্রদান করার জন্য পরিকল্পিত সীসা সঙ্গে গার্ড তার মিশ্রিত করবেন না। এই ব্যবস্থা ক্রসস্টলকে প্রবর্তন করতে পারে।

কিভাবে মুদ্রিত বোর্ডের PCB বিন্যাসে বিভিন্ন ত্রুটি এড়ানো যায়

ড। 10. আরএফ সিস্টেম নকশা ভাসমান তামার পরিহিত তারগুলি এড়ানো উচিত, বিশেষ করে যদি তামার আবরণ প্রয়োজন হয়।

তামা-আবৃত এলাকাটি গ্রাউন্ডেড (ভাসমান) নয় বা শুধুমাত্র এক প্রান্তে স্থাপিত নয়, যা এর কার্যকারিতা সীমাবদ্ধ করে। In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. সংক্ষেপে, যদি কপার ক্ল্যাডিংয়ের একটি টুকরা (নন-সার্কিট সিগন্যাল ওয়্যারিং) সার্কিট বোর্ডে লাগানো হয় যাতে ধারাবাহিক প্লেটিং বেধ নিশ্চিত হয়। সার্কিট নকশা প্রভাবিত করে কারণ কপার-পরিহিত এলাকাগুলি এড়ানো উচিত।

পরিশেষে, অ্যান্টেনার কাছাকাছি কোনো স্থল এলাকার প্রভাব বিবেচনা করতে ভুলবেন না। যে কোনও একচেটিয়া অ্যান্টেনার স্থল অঞ্চল, তারের এবং ছিদ্রগুলি সিস্টেমের ভারসাম্যের অংশ হিসাবে থাকবে এবং অ-আদর্শ ভারসাম্যযুক্ত তারের বিকিরণ দক্ষতা এবং অ্যান্টেনার দিক (বিকিরণ টেমপ্লেট) প্রভাবিত করবে। Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

সংক্ষেপে, নিম্নলিখিত নীতিগুলি অনুসরণ করা উচিত:

যতদূর সম্ভব অবিচ্ছিন্ন এবং কম-প্রতিরোধের গ্রাউন্ডিং জোন সরবরাহ করুন।

ফিলিং লাইনের উভয় প্রান্ত গ্রাউন্ডেড এবং একটি থ্রু-হোল অ্যারে যতটা সম্ভব ব্যবহার করা হয়।

আরএফ সার্কিটের কাছে তামার কাপড়ের তার ভাসাবেন না, আরএফ সার্কিটের চারপাশে তামা লাগাবেন না।

যদি সার্কিট বোর্ডে একাধিক স্তর থাকে, তাহলে সিগন্যাল ক্যাবল এক পাশ থেকে অন্য দিকে যাওয়ার সময় গর্তের মধ্য দিয়ে মাটি রাখা ভাল।

অতিরিক্ত স্ফটিক ক্যাপাসিট্যান্স

পরজীবী ক্যাপাসিট্যান্স স্ফটিক ফ্রিকোয়েন্সিটিকে লক্ষ্য মান 9 থেকে বিচ্যুত করবে। অতএব, স্ফটিক পিন, প্যাড, তারের, বা আরএফ ডিভাইসের সংযোগের বিপথগামী ক্যাপ্যাসিট্যান্স কমাতে কিছু সাধারণ নির্দেশিকা অনুসরণ করা উচিত।

নিম্নলিখিত নীতিগুলি অনুসরণ করা উচিত:

স্ফটিক এবং আরএফ ডিভাইসের মধ্যে সংযোগ যতটা সম্ভব সংক্ষিপ্ত হওয়া উচিত।

যতদূর সম্ভব একে অপরের থেকে ওয়্যারিং রাখুন।

যদি শান্ট প্যারাসিটিক ক্যাপাসিট্যান্স খুব বড় হয় তবে স্ফটিকের নীচের গ্রাউন্ডিং অঞ্চলটি সরান।

প্ল্যানার ওয়্যারিং ইন্ডাক্টেন্স

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. অতএব, সর্বাধিক নিয়ন্ত্রিত এবং উচ্চ Q ইনডাক্টরগুলি ক্ষতের ধরন। দ্বিতীয়ত, আপনি মাল্টিলেয়ার সিরামিক ইন্ডাক্টর চয়ন করতে পারেন, মাল্টিলেয়ার চিপ ক্যাপাসিটর নির্মাতারাও এই পণ্যটি সরবরাহ করে। তবুও, কিছু ডিজাইনার যখন প্রয়োজন হয় তখন সর্পিল ইন্ডাক্টর বেছে নেয়। The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

যেখানে, কয়েলের গড় ব্যাসার্ধ, ইঞ্চিতে; N হল পালা সংখ্যা; C হল কয়েল কোর (রাউটার-রিনার) এর প্রস্থ, ইঞ্চিতে। যখন কয়েল c “0.2a 11, গণনা পদ্ধতির নির্ভুলতা 5%এর মধ্যে থাকে।

বর্গাকার, ষড়ভুজাকার বা অন্যান্য আকারের একক স্তরের সর্পিল ইন্ডাক্টর ব্যবহার করা যেতে পারে। ইন্টিগ্রেটেড সার্কিট ওয়েফারে মডেল প্ল্যানার ইনডাক্টেন্সের জন্য খুব ভাল আনুমানিকতা পাওয়া যাবে। এই লক্ষ্য অর্জনের জন্য, স্ট্যান্ডার্ড হুইলার সূত্রটি ছোট আকার এবং বর্গক্ষেত্র 12 এর জন্য উপযুক্ত একটি সমতল আনয়ন অনুমান পদ্ধতি প্রাপ্ত করার জন্য সংশোধন করা হয়েছে।

কোথায়, the হল ভরাট অনুপাত:; N হল পালা সংখ্যা, এবং dAVG হল গড় ব্যাস:। বর্গক্ষেত্রের জন্য, K1 = 2.36, K2 = 2.75।

এই ধরণের ইন্ডাক্টর ব্যবহার না করার অনেক কারণ রয়েছে, যার ফলে সাধারণত স্থান সীমাবদ্ধতার কারণে ইন্ডাক্টেন্সের মান কমে যায়। The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. উপরন্তু, পিসিবি উৎপাদনের সময় প্রকৃত ইনডাক্টেন্স মান নিয়ন্ত্রণ করা কঠিন, এবং ইন্ডাক্টেন্স সার্কিটের অন্যান্য অংশে জোড় শব্দও করে।