Numerosos casos de aplicación de productos de radiofrecuencia industriales, científicos y médicos (ISM-RF) muestran que el placa de circuito impreso El diseño de estos productos es propenso a varios defectos.Las personas a menudo encuentran que el mismo IC instalado en dos placas de circuito diferentes, los indicadores de rendimiento serán significativamente diferentes. Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. En este documento, fr-4 dieléctrico, PCB de doble capa de 0.0625 pulgadas de espesor como ejemplo, la conexión a tierra de la placa de circuito. Operating in different frequency bands between 315MHz and 915MHz, Tx and Rx power between -120dbm and +13dBm.

Dirección de inductancia

Cuando dos inductores (o incluso dos líneas de PCB) están cerca uno del otro, se producirá una inductancia mutua. The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

Donde, YB es el voltaje de error inyectado en el circuito B, IA es la corriente 1 que actúa en el circuito A. LM is very sensitive to circuit spacing, inductance loop area (i.e., magnetic flux), and loop direction. Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. Para este propósito, lo más perpendicularmente posible entre sí, consulte el diseño del circuito de la placa de evaluación del receptor (EV) superheterodino FSK de baja potencia (MAX7042EVKIT) (Figura 2). The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

Figura 2. Se muestran dos diseños de PCB diferentes, uno de los cuales tiene los elementos dispuestos en la dirección incorrecta (L1 y L3), mientras que el otro es más adecuado.

To sum up, the following principles should be followed:

El espaciado de inductancia debe ser lo más posible.

Los inductores están dispuestos en ángulos rectos para minimizar la diafonía entre los inductores.

Liderar el acoplamiento

Así como la orientación de los inductores afecta el acoplamiento magnético, también lo hace el acoplamiento si los cables están demasiado cerca unos de otros. Este tipo de problema de diseño también produce lo que se llama sensación mutua. Uno de los problemas más preocupantes del circuito de RF es el cableado de las partes sensibles del sistema, como la red de adaptación de entrada, el canal resonante del receptor, la red de adaptación de antena del transmisor, etc.

La ruta de la corriente de retorno debe estar lo más cerca posible de la ruta de la corriente principal para minimizar el campo magnético de radiación. This arrangement helps to reduce the current loop area. La ruta ideal de baja resistencia para la corriente de retorno suele ser la región de tierra debajo del cable, lo que limita efectivamente el área del bucle a una región donde el grosor del dieléctrico se multiplica por la longitud del cable. Sin embargo, si la región del suelo se divide, el área del bucle aumenta (Figura 3). For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

Figura 3. La conexión a tierra completa de un área grande ayuda a mejorar el rendimiento del sistema

Para un inductor real, la dirección del cable también tiene un efecto significativo en el acoplamiento del campo magnético. Si los cables de un circuito sensible deben estar cerca uno del otro, es mejor alinear los cables verticalmente para reducir el acoplamiento (Figura 4). If vertical alignment is not possible, consider using a guard line. For protection wire design, please refer to the grounding and filling treatment section below.

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

Sensitive leads should be arranged vertically.

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

El principal problema con el diseño del circuito de RF suele ser la impedancia característica subóptima del circuito, incluidos los componentes del circuito y sus interconexiones. El cable con una fina capa de cobre es equivalente al cable de inductancia y forma una capacitancia distribuida con otros cables cercanos. El cable también presenta propiedades de inductancia y capacitancia a medida que pasa a través del orificio.

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. El efecto de la capacitancia parásita es generalmente pequeño y generalmente solo causa una variación de borde en las señales digitales de alta velocidad (que no se analiza en este documento).

El mayor efecto del orificio pasante es la inductancia parásita causada por el modo de interconexión correspondiente. Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; D es el diámetro del orificio pasante, en pulgadas 2.

Cómo evitar varios defectos en el diseño de PCB de placas impresas

FIG. 5. PCB cross section used to estimate parasitic effects on through-hole structures

The parasitic inductance often has a great influence on the connection of bypass capacitors. Los condensadores de derivación ideales proporcionan cortocircuitos de alta frecuencia entre la zona de suministro y la formación, pero los orificios pasantes no ideales pueden afectar la ruta de baja sensibilidad entre la formación y la zona de suministro. A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. Dada la frecuencia operativa específica del producto ISM-RF, los orificios pasantes pueden afectar negativamente a circuitos sensibles como circuitos de canal resonante, filtros y redes de adaptación.

Surgen otros problemas si los circuitos sensibles comparten huecos, como los dos brazos de una red de tipo π. Por ejemplo, al colocar un orificio ideal equivalente a la inductancia concentrada, el esquema equivalente es bastante diferente del diseño del circuito original (Figura 6). As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

Figura 6. Arquitecturas ideales frente a arquitecturas no ideales, existen posibles “rutas de señal” en el circuito.

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

La longitud del cable

Los datos del producto Maxim ISM-RF a menudo recomiendan utilizar los cables de entrada y salida de alta frecuencia más cortos posibles para minimizar las pérdidas y la radiación. Por otro lado, tales pérdidas generalmente son causadas por parámetros parásitos no ideales, por lo que tanto la inductancia parásita como la capacitancia afectan el diseño del circuito, y usar el cable más corto posible ayuda a reducir los parámetros parásitos. Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. Para un circuito LAN / mezclador con un inductor de 20nH y un condensador de 3pF, el valor efectivo del componente se verá muy afectado cuando el circuito y el diseño del componente sean muy compactos.

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. Este documento fue reemplazado en 2003 por IPC-2251 5, que proporciona un método de cálculo más preciso para varios cables de PCB. Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

En la fórmula, εr es la constante dieléctrica del dieléctrico, h es la altura del cable desde el estrato, W es el ancho del cable y T es el grosor del cable (Figura 7). Cuando w / h está entre 0.1 y 2.0 y εr está entre 1 y 15, los resultados del cálculo de esta fórmula son bastante precisos.

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. En este ejemplo, discutimos la capacitancia e inductancia parásitas. The standard equation of characteristic capacitance for microstrip lines is:

De manera similar, la inductancia característica se puede calcular a partir de la ecuación utilizando la ecuación anterior:

Por ejemplo, suponga un grosor de PCB de 0.0625 pulgadas. (h = 62.5 mil), 1 onza de plomo recubierto de cobre (t = 1.35 mil), 0.01 pulg. (w = 10 mil) y una placa FR-4. Tenga en cuenta que el ε R de FR-4 es típicamente 4.35 farad / m (F / m), pero puede oscilar entre 4.0 F / ma 4.7 F / m. Los valores propios calculados en este ejemplo son Z0 = 134 ω, C0 = 1.04pF / in, L0 = 18.7nH / in.

Para un diseño AN ISM-RF, una longitud de disposición de 12.7 mm (0.5 pulg.) De cables en la placa puede producir parámetros parásitos de aproximadamente 0.5 pF y 9.3 nH (Figura 8). El efecto de los parámetros parásitos a este nivel en el canal resonante del receptor (variación del producto LC) puede resultar en una variación de 315 MHz ± 2% o 433.92 MHz ± 3.5%. Debido a la capacitancia e inductancia adicionales causadas por el efecto parásito del cable, el pico de la frecuencia de oscilación de 315 MHz alcanza los 312.17 mhz y el pico de la frecuencia de oscilación de 433.92 mhz alcanza los 426.6 mhz.

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. Calcule la frecuencia de oscilación del circuito resonante usando la ecuación:

La evaluación del circuito resonante de la placa debe incluir los efectos parásitos del paquete y el diseño, y los parámetros parásitos son 7.3PF y 7.5PF respectivamente al calcular la frecuencia resonante de 315MHz. Tenga en cuenta que el producto LC representa la capacitancia concentrada.

En resumen, se deben seguir los siguientes principios:

Mantenga la ventaja lo más corta posible.

Coloque los circuitos clave lo más cerca posible del dispositivo.

Los componentes clave se compensan de acuerdo con el parasitismo de diseño real.

Tratamiento de puesta a tierra y relleno

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. Igualar todos los campos eléctricos de esta manera produce un buen mecanismo de blindaje.

La corriente continua siempre tiende a fluir a lo largo de una ruta de baja resistencia. De la misma manera, la corriente de alta frecuencia fluye preferentemente a través del camino con la resistencia más baja. So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

Cómo evitar varios defectos en el diseño de PCB de placas impresas

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. No mezcle el cable de protección con el cable diseñado para proporcionar una ruta de corriente de retorno. Esta disposición puede introducir diafonía.

Cómo evitar varios defectos en el diseño de PCB de placas impresas

HIGO. 10. El diseño del sistema de RF debe evitar cables revestidos de cobre flotantes, especialmente si se requiere un revestimiento de cobre.

El área revestida de cobre no está conectada a tierra (flotante) ni conectada a tierra solo en un extremo, lo que restringe su efectividad. In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. En resumen, si se coloca una pieza de revestimiento de cobre (cableado de señal sin circuito) en la placa de circuito para garantizar un espesor de revestimiento uniforme. Se deben evitar las áreas revestidas de cobre, ya que afectan el diseño del circuito.

Finalmente, asegúrese de considerar los efectos de cualquier área de tierra cerca de la antena. Cualquier antena monopolo tendrá la región de tierra, el cableado y los orificios como parte del equilibrio del sistema, y ​​el cableado de equilibrio no ideal afectará la eficiencia de la radiación y la dirección de la antena (plantilla de radiación). Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

To sum up, the following principles should be followed:

Proporcione zonas de puesta a tierra continuas y de baja resistencia en la medida de lo posible.

Ambos extremos de la línea de llenado están conectados a tierra y, en la medida de lo posible, se utiliza una matriz de orificios pasantes.

No flote un cable revestido de cobre cerca del circuito de RF, no coloque cobre alrededor del circuito de RF.

Si la placa de circuito contiene múltiples capas, es mejor colocar un agujero pasante a tierra cuando el cable de señal pasa de un lado al otro.

Capacitancia de cristal excesiva

Parasitic capacitance will cause the crystal frequency to deviate from the target value 9. Por lo tanto, se deben seguir algunas pautas generales para reducir la capacitancia parásita de las clavijas de cristal, las almohadillas, los cables o las conexiones a los dispositivos de RF.

Deben seguirse los siguientes principios:

La conexión entre el cristal y el dispositivo de RF debe ser lo más corta posible.

Keep the wiring from each other as far as possible.

Si la capacitancia parásita de la derivación es demasiado grande, retire la región de conexión a tierra debajo del cristal.

Planar wiring inductance

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. Therefore, most controlled and high Q inductors are wound type. En segundo lugar, puede elegir inductor de cerámica multicapa, los fabricantes de condensadores de chip multicapa también ofrecen este producto. Nevertheless, some designers choose spiral inductors when they have to. The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

Donde, a es el radio promedio de la bobina, en pulgadas; N es el número de vueltas; C is the width of the coil core (router-rinner), in inches. Cuando la bobina c “0.2a 11, la precisión del método de cálculo está dentro del 5%.

Se pueden utilizar inductores en espiral de una sola capa de formas cuadradas, hexagonales u otras. Se pueden encontrar muy buenas aproximaciones para modelar la inductancia plana en obleas de circuitos integrados. Para lograr este objetivo, la fórmula estándar de Wheeler se modifica para obtener un método de estimación de la inductancia plana adecuado para tamaños pequeños y cuadrados 12.

Donde, ρ es la proporción de llenado :; N es el número de vueltas y dAVG es el diámetro medio :. Para hélices cuadradas, K1 = 2.36, K2 = 2.75.

Hay muchas razones para evitar el uso de este tipo de inductor, que generalmente resultan en valores de inductancia reducidos debido a limitaciones de espacio. The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. Además, los valores reales de inductancia son difíciles de controlar durante la producción de PCB, y la inductancia también tiende a acoplar el ruido a otras partes del circuito.