Industrialદ્યોગિક, વૈજ્ scientificાનિક અને તબીબી રેડિયો ફ્રીક્વન્સી (ISM-RF) ઉત્પાદનોના અસંખ્ય અરજીના કેસો દર્શાવે છે કે પ્રિન્ટેડ સર્કિટ બોર્ડ આ ઉત્પાદનોનું લેઆઉટ વિવિધ ખામીઓ માટે ભરેલું છે.લોકો ઘણી વાર જુએ છે કે એક જ IC બે અલગ અલગ સર્કિટ બોર્ડ પર સ્થાપિત થયેલ છે, પ્રદર્શન સૂચકાંકો નોંધપાત્ર રીતે અલગ હશે. Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. આ પેપરમાં, fr-4 ડાઇલેક્ટ્રિક, 0.0625in જાડાઈ ડબલ લેયર PCB ઉદાહરણ તરીકે, સર્કિટ બોર્ડ ગ્રાઉન્ડિંગ. Operating in different frequency bands between 315MHz and 915MHz, Tx and Rx power between -120dbm and +13dBm.

ઇન્ડક્ટન્સ દિશા

જ્યારે બે ઇન્ડક્ટર્સ (અથવા તો બે PCB લાઇન) એકબીજાની નજીક હોય, ત્યારે પરસ્પર ઇન્ડક્ટન્સ થશે. The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

જ્યાં, YB એ સર્કિટ B માં દાખલ થયેલ એરર વોલ્ટેજ છે, IA એ સર્કિટ A પર પ્રવર્તમાન 1 છે. એલએમ સર્કિટ સ્પેસિંગ, ઇન્ડક્ટન્સ લૂપ એરિયા (એટલે ​​કે, મેગ્નેટિક ફ્લક્સ) અને લૂપ દિશા માટે અત્યંત સંવેદનશીલ છે. Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. આ હેતુ માટે, એકબીજાને શક્ય તેટલું કાટખૂણે, કૃપા કરીને લો પાવર FSK સુપરહીટેરોડીન રીસીવર મૂલ્યાંકન (EV) બોર્ડ (MAX7042EVKIT) (આકૃતિ 2) ના સર્કિટ લેઆઉટનો સંદર્ભ લો. The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

આકૃતિ 2. બે અલગ અલગ PCB લેઆઉટ બતાવવામાં આવ્યા છે, જેમાંથી એકમાં તત્વો ખોટી દિશામાં ગોઠવાયેલા છે (L1 અને L3), જ્યારે અન્ય વધુ યોગ્ય છે.

સારાંશ માટે, નીચેના સિદ્ધાંતોનું પાલન કરવું જોઈએ:

ઇન્ડક્ટન્સ અંતર શક્ય હોય ત્યાં સુધી હોવું જોઈએ.

ઇન્ડક્ટર્સ વચ્ચે ક્રોસસ્ટોક ઘટાડવા માટે ઇન્ડક્ટર્સને જમણા ખૂણા પર ગોઠવવામાં આવે છે.

જોડાણનું નેતૃત્વ કરો

જેમ ઇન્ડક્ટર્સનું ઓરિએન્ટેશન મેગ્નેટિક કપલિંગને અસર કરે છે, તેવી જ રીતે જો લીડ્સ એકબીજાની ખૂબ નજીક હોય તો યુગલિંગ પણ કરે છે. આ પ્રકારની લેઆઉટ સમસ્યા પેદા કરે છે જેને પરસ્પર સંવેદના કહેવાય છે. આરએફ સર્કિટની સૌથી ચિંતિત સમસ્યાઓમાંની એક સિસ્ટમના સંવેદનશીલ ભાગોનું વાયરિંગ છે, જેમ કે ઇનપુટ મેચિંગ નેટવર્ક, રીસીવરની રેઝોનન્ટ ચેનલ, ટ્રાન્સમીટરનું એન્ટેના મેચિંગ નેટવર્ક વગેરે.

કિરણોત્સર્ગ ચુંબકીય ક્ષેત્રને ઓછું કરવા માટે પરતનો વર્તમાન માર્ગ શક્ય તેટલો મુખ્ય વર્તમાન માર્ગની નજીક હોવો જોઈએ. This arrangement helps to reduce the current loop area. વળતર પ્રવાહ માટે આદર્શ નીચા પ્રતિકારનો માર્ગ સામાન્ય રીતે સીસાની નીચેનો જમીનનો વિસ્તાર છે – લૂપ વિસ્તારને અસરકારક રીતે એવા ક્ષેત્રમાં મર્યાદિત કરે છે જ્યાં ડાઇલેક્ટ્રિકની જાડાઈ લીડની લંબાઈથી ગુણાકાર કરવામાં આવે છે. જો કે, જો જમીનનો પ્રદેશ વિભાજિત થાય છે, તો લૂપ વિસ્તાર વધે છે (આકૃતિ 3). For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

આકૃતિ 3. સંપૂર્ણ વિશાળ વિસ્તાર ગ્રાઉન્ડિંગ સિસ્ટમની કામગીરી સુધારવામાં મદદ કરે છે

વાસ્તવિક ઇન્ડક્ટર માટે, લીડ દિશા પણ ચુંબકીય ક્ષેત્રના જોડાણ પર નોંધપાત્ર અસર કરે છે. જો સંવેદનશીલ સર્કિટની લીડ્સ એકબીજાની નજીક હોવી જોઈએ, તો જોડાણ ઘટાડવા માટે લીડ્સને alignભી રીતે ગોઠવવી શ્રેષ્ઠ છે (આકૃતિ 4). If vertical alignment is not possible, consider using a guard line. પ્રોટેક્શન વાયર ડિઝાઇન માટે, કૃપા કરીને નીચે ગ્રાઉન્ડિંગ અને ફિલિંગ ટ્રીટમેન્ટ વિભાગનો સંદર્ભ લો.

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

સંવેદનશીલ લીડ્સ arrangedભી ગોઠવવી જોઈએ.

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

આરએફ સર્કિટ લેઆઉટ સાથે મુખ્ય સમસ્યા સામાન્ય રીતે સર્કિટની સબઓપ્ટિમલ લાક્ષણિકતા અવરોધ છે, જેમાં સર્કિટ ઘટકો અને તેમના આંતર જોડાણોનો સમાવેશ થાય છે. પાતળા કોપર કોટિંગ સાથે લીડ ઇન્ડક્ટન્સ વાયરની સમકક્ષ છે અને આસપાસના અન્ય લીડ્સ સાથે વિતરિત કેપેસિટેન્સ બનાવે છે. લીડ છિદ્રમાંથી પસાર થતી વખતે ઇન્ડક્ટન્સ અને કેપેસીટન્સ ગુણધર્મો પણ દર્શાવે છે.

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. પરોપજીવી કેપેસીટન્સની અસર સામાન્ય રીતે નાની હોય છે અને સામાન્ય રીતે હાઇ-સ્પીડ ડિજિટલ સિગ્નલોમાં ધારની તફાવતનું કારણ બને છે (જેની ચર્ચા આ પેપરમાં નથી).

થ્રુ-હોલની સૌથી મોટી અસર સંબંધિત પરસ્પર જોડાણ મોડને કારણે પરોપજીવી ઇન્ડક્ટન્સ છે. Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; ડી ઇંચ 2 માં થ્રોહોલનો વ્યાસ છે.

પ્રિન્ટેડ બોર્ડના PCB લેઆઉટમાં વિવિધ ખામીઓને કેવી રીતે ટાળવી

અંજીર. 5. પીસીબી ક્રોસ સેક્શન થ્રુ-હોલ સ્ટ્રક્ચર્સ પર પરોપજીવી અસરોનો અંદાજ કાવા માટે વપરાય છે

The parasitic inductance often has a great influence on the connection of bypass capacitors. આદર્શ બાયપાસ કેપેસિટર્સ સપ્લાય ઝોન અને રચના વચ્ચે ઉચ્ચ-આવર્તન શોર્ટ સર્કિટ્સ પ્રદાન કરે છે, પરંતુ બિન-આદર્શ થ્રુ-હોલ્સ રચના અને પુરવઠા ઝોન વચ્ચેની ઓછી સંવેદનશીલતાને અસર કરી શકે છે. A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. ISM-RF પ્રોડક્ટની ચોક્કસ ઓપરેટિંગ ફ્રીક્વન્સીને જોતાં, થ્રુ-હોલ્સ રેઝોનન્ટ ચેનલ સર્કિટ્સ, ફિલ્ટર્સ અને મેચિંગ નેટવર્ક્સ જેવા સંવેદનશીલ સર્કિટ પર પ્રતિકૂળ અસર કરી શકે છે.

અન્ય સમસ્યાઓ ariseભી થાય છે જો સંવેદનશીલ સર્કિટ છિદ્રોને વહેંચે છે, જેમ કે π -type નેટવર્કના બે હાથ. ઉદાહરણ તરીકે, લમ્પ્ડ ઇન્ડક્ટન્સની સમકક્ષ એક આદર્શ છિદ્ર મૂકીને, સમકક્ષ યોજનાકીય મૂળ સર્કિટ ડિઝાઇન (FIG. 6) થી તદ્દન અલગ છે. As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

આકૃતિ 6. આદર્શ વિરુદ્ધ બિન-આદર્શ સ્થાપત્ય, સર્કિટમાં સંભવિત “સિગ્નલ પાથ” છે.

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

લીડની લંબાઈ

મેક્સિમ આઇએસએમ-આરએફ પ્રોડક્ટ ડેટા ઘણીવાર ટૂંકા શક્ય ઉચ્ચ-આવર્તન ઇનપુટ અને આઉટપુટનો ઉપયોગ કરીને નુકસાન અને કિરણોત્સર્ગ ઘટાડવા તરફ દોરી જાય છે. બીજી બાજુ, આવા નુકસાન સામાન્ય રીતે બિન-આદર્શ પરોપજીવી પરિમાણોને કારણે થાય છે, તેથી પરોપજીવી ઇન્ડક્ટન્સ અને કેપેસીટન્સ બંને સર્કિટ લેઆઉટને અસર કરે છે, અને ટૂંકી શક્ય લીડનો ઉપયોગ પરોપજીવી પરિમાણોને ઘટાડવામાં મદદ કરે છે. Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. 20nH ઇન્ડક્ટર અને 3pF કેપેસિટર સાથે LAN/ મિક્સર સર્કિટ માટે, જ્યારે સર્કિટ અને કમ્પોનન્ટ લેઆઉટ ખૂબ કોમ્પેક્ટ હોય ત્યારે અસરકારક ઘટક મૂલ્ય ખૂબ પ્રભાવિત થશે.

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. આ દસ્તાવેજને 2003 માં IPC-2251 5 દ્વારા બદલવામાં આવ્યો હતો, જે વિવિધ PCB લીડ્સ માટે વધુ સચોટ ગણતરી પદ્ધતિ પ્રદાન કરે છે. Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

સૂત્રમાં, εr એ ડાઇલેક્ટ્રિકનું ડાઇલેક્ટ્રિક કોન્સ્ટન્ટ છે, h સ્ટ્રેટમમાંથી લીડની heightંચાઇ છે, W લીડની પહોળાઇ છે, અને T લીડની જાડાઈ છે (FIG. 7). જ્યારે w/h 0.1 અને 2.0 ની વચ્ચે હોય અને εr 1 અને 15 ની વચ્ચે હોય, ત્યારે આ સૂત્રના ગણતરીના પરિણામો તદ્દન સચોટ હોય છે.

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. આ ઉદાહરણમાં, અમે રખડતા કેપેસીટન્સ અને ઇન્ડક્ટન્સની ચર્ચા કરીએ છીએ. The standard equation of characteristic capacitance for microstrip lines is:

એ જ રીતે, ઉપરોક્ત સમીકરણનો ઉપયોગ કરીને સમીકરણમાંથી લાક્ષણિકતા સૂચકતાની ગણતરી કરી શકાય છે:

ઉદાહરણ તરીકે, 0.0625in ની PCB જાડાઈ ધારો. (h = 62.5 મિલિયન), 1 ounceંસ કોપર-કોટેડ લીડ (t = 1.35 mil), 0.01in. (w = 10 mil), અને FR-4 બોર્ડ. નોંધ કરો કે FR-4 નો ε R સામાન્ય રીતે 4.35 farad/m (F/m) હોય છે, પરંતુ 4.0F/m થી 4.7F/m સુધી હોઇ શકે છે. આ ઉદાહરણમાં ગણવામાં આવેલા eigenvalues ​​Z0 = 134 ω, C0 = 1.04pF/in, L0 = 18.7nH/in છે.

AN ISM-RF ડિઝાઇન માટે, બોર્ડ પર લીડ્સની 12.7mm (0.5in) લેઆઉટ લંબાઈ આશરે 0.5pF અને 9.3nH (આકૃતિ 8) ના પરોપજીવી પરિમાણો પેદા કરી શકે છે. રીસીવરની રેઝોનન્ટ ચેનલ (એલસી પ્રોડક્ટની વિવિધતા) પર આ સ્તર પર પરોપજીવી પરિમાણોની અસર 315MHz ± 2% અથવા 433.92mhz ± 3.5% વિવિધતામાં પરિણમી શકે છે. લીડની પરોપજીવી અસરને કારણે વધારાની કેપેસીટન્સ અને ઇન્ડક્ટન્સને કારણે, 315MHz ઓસિલેશન ફ્રીક્વન્સીની ટોચ 312.17mhz સુધી પહોંચે છે, અને 433.92mhz ઓસિલેશન ફ્રીક્વન્સીની ટોચ 426.6mhz સુધી પહોંચે છે.

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. સમીકરણનો ઉપયોગ કરીને રેઝોનન્ટ સર્કિટની ઓસિલેશન ફ્રીક્વન્સીની ગણતરી કરો:

પ્લેટના રેઝોનન્ટ સર્કિટના મૂલ્યાંકનમાં પેકેજ અને લેઆઉટની પરોપજીવી અસરો શામેલ હોવી જોઈએ, અને 7.3MHz રેઝોનન્ટ ફ્રીક્વન્સીની ગણતરી કરતી વખતે પરોપજીવી પરિમાણો અનુક્રમે 7.5PF અને 315PF છે. નોંધ કરો કે એલસી પ્રોડક્ટ લમ્પ્ડ કેપેસીટન્સનું પ્રતિનિધિત્વ કરે છે.

સારાંશ માટે, નીચેના સિદ્ધાંતોનું પાલન કરવું આવશ્યક છે:

સીસું શક્ય તેટલું ટૂંકું રાખો.

શક્ય તેટલું ઉપકરણની નજીક કી સર્કિટ મૂકો.

મુખ્ય ઘટકો વાસ્તવિક લેઆઉટ પરોપજીવીતા અનુસાર વળતર આપવામાં આવે છે.

ગ્રાઉન્ડિંગ અને ભરવાની સારવાર

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. આ રીતે તમામ ઇલેક્ટ્રિક ક્ષેત્રોને સમાન બનાવવું એ સારી કવચ પદ્ધતિ બનાવે છે.

ડાયરેક્ટ કરંટ હંમેશા નીચા પ્રતિકાર માર્ગ સાથે વહે છે. એ જ રીતે, ઉચ્ચ-આવર્તન પ્રવાહ પ્રાધાન્યમાં સૌથી નીચા પ્રતિકાર સાથે પાથમાંથી વહે છે. So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

પ્રિન્ટેડ બોર્ડના PCB લેઆઉટમાં વિવિધ ખામીઓને કેવી રીતે ટાળવી

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. રિટર્ન કરંટ પાથ આપવા માટે રચાયેલ લીડ સાથે ગાર્ડ વાયરને મિક્સ કરશો નહીં. આ વ્યવસ્થા ક્રોસસ્ટોક રજૂ કરી શકે છે.

પ્રિન્ટેડ બોર્ડના PCB લેઆઉટમાં વિવિધ ખામીઓને કેવી રીતે ટાળવી

અંજીર. 10. આરએફ સિસ્ટમ ડિઝાઇનમાં તરતા તાંબાના dંકાયેલા વાયરને ટાળવા જોઈએ, ખાસ કરીને જો તાંબાના આવરણની જરૂર હોય.

કોપરથી dંકાયેલ વિસ્તાર ગ્રાઉન્ડ (ફ્લોટિંગ) નથી અથવા માત્ર એક છેડે જ છે, જે તેની અસરકારકતાને પ્રતિબંધિત કરે છે. In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. ટૂંકમાં, જો કોપર ક્લેડીંગ (નોન-સર્કિટ સિગ્નલ વાયરિંગ) નો ટુકડો સર્કિટ બોર્ડ પર નાખવામાં આવે છે જેથી પ્લેટિંગની સતત જાડાઈ સુનિશ્ચિત થાય. કોપર-dંકાયેલ વિસ્તારો ટાળવા જોઈએ કારણ કે તે સર્કિટ ડિઝાઇનને અસર કરે છે.

છેલ્લે, એન્ટેના નજીકના કોઈપણ ગ્રાઉન્ડ એરિયાની અસરોને ધ્યાનમાં લેવાની ખાતરી કરો. કોઈપણ મોનોપોલ એન્ટેનામાં સિસ્ટમ સંતુલનના ભાગરૂપે ગ્રાઉન્ડ રિજન, વાયરિંગ અને છિદ્રો હશે, અને બિન-આદર્શ સંતુલન વાયરિંગ એન્ટેના (રેડિયેશન ટેમ્પલેટ) ની કિરણોત્સર્ગ કાર્યક્ષમતા અને દિશાને અસર કરશે. Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

સારાંશ માટે, નીચેના સિદ્ધાંતોનું પાલન કરવું જોઈએ:

શક્ય હોય ત્યાં સુધી સતત અને ઓછા પ્રતિકારવાળા ગ્રાઉન્ડિંગ ઝોન પૂરા પાડો.

ફિલિંગ લાઇનના બંને છેડા ગ્રાઉન્ડેડ છે, અને થ્રુ-હોલ એરેનો શક્ય હોય ત્યાં સુધી ઉપયોગ થાય છે.

આરએફ સર્કિટ પાસે કોપર ક્લેડ વાયરને તરતા ન કરો, આરએફ સર્કિટની આસપાસ કોપર ન મૂકો.

જો સર્કિટ બોર્ડમાં બહુવિધ સ્તરો હોય, તો સિગ્નલ કેબલ એક બાજુથી બીજી તરફ પસાર થાય ત્યારે છિદ્ર દ્વારા જમીન નાખવી શ્રેષ્ઠ છે.

અતિશય સ્ફટિક ક્ષમતા

પરોપજીવી કેપેસીટન્સ સ્ફટિક આવર્તનને લક્ષ્ય મૂલ્ય 9 થી વિચલિત કરવાનું કારણ બનશે. તેથી, ક્રિસ્ટલ પિન, પેડ્સ, વાયર અથવા આરએફ ઉપકરણો સાથેના જોડાણોની છૂટાછવાયા ક્ષમતાને ઘટાડવા માટે કેટલીક સામાન્ય માર્ગદર્શિકાઓનું પાલન કરવું જોઈએ.

નીચેના સિદ્ધાંતોનું પાલન કરવું જોઈએ:

સ્ફટિક અને RF ઉપકરણ વચ્ચેનું જોડાણ શક્ય તેટલું ટૂંકું હોવું જોઈએ.

શક્ય હોય ત્યાં સુધી એકબીજાથી વાયરિંગ રાખો.

જો શન્ટ પરોપજીવી કેપેસીટન્સ ખૂબ મોટું હોય, તો સ્ફટિકની નીચે ગ્રાઉન્ડિંગ પ્રદેશ દૂર કરો.

પ્લાનર વાયરિંગ ઇન્ડક્ટન્સ

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. તેથી, મોટાભાગના નિયંત્રિત અને ઉચ્ચ ક્યૂ ઇન્ડક્ટર્સ ઘાના પ્રકાર છે. બીજું, તમે મલ્ટિલેયર સિરામિક ઇન્ડક્ટર પસંદ કરી શકો છો, મલ્ટિલેયર ચિપ કેપેસિટર ઉત્પાદકો પણ આ ઉત્પાદન પ્રદાન કરે છે. તેમ છતાં, કેટલાક ડિઝાઇનરો જ્યારે જરૂરી હોય ત્યારે સર્પાકાર ઇન્ડક્ટર્સ પસંદ કરે છે. The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

જ્યાં, એ કોઇલની સરેરાશ ત્રિજ્યા, ઇંચમાં છે; એન વળાંકની સંખ્યા છે; સી કોઇલ કોર (રાઉટર-રિનર) ની પહોળાઈ, ઇંચમાં છે. જ્યારે કોઇલ c “0.2a 11, ગણતરી પદ્ધતિની ચોકસાઈ 5%ની અંદર હોય છે.

ચોરસ, ષટ્કોણ અથવા અન્ય આકારોના સિંગલ-લેયર સર્પાકાર ઇન્ડક્ટર્સનો ઉપયોગ કરી શકાય છે. ઇન્ટિગ્રેટેડ સર્કિટ વેફર્સ પર પ્લાનર ઇન્ડક્ટન્સનું મોડેલ બનાવવા માટે ખૂબ સારા અંદાજ મળી શકે છે. આ લક્ષ્યને હાંસલ કરવા માટે, નાના કદ અને ચોરસ કદ 12 માટે યોગ્ય પ્લેન ઇન્ડક્ટન્સ અંદાજ પદ્ધતિ મેળવવા માટે પ્રમાણભૂત વ્હીલર સૂત્રમાં ફેરફાર કરવામાં આવ્યો છે.

જ્યાં, the ભરણ ગુણોત્તર છે:; N એ વળાંકની સંખ્યા છે, અને dAVG એ સરેરાશ વ્યાસ છે:. ચોરસ હેલિકોપ્ટર માટે, K1 = 2.36, K2 = 2.75.

આ પ્રકારના ઇન્ડક્ટરનો ઉપયોગ ટાળવાના ઘણા કારણો છે, જે સામાન્ય રીતે જગ્યા મર્યાદાઓને કારણે ઇન્ડક્ટન્સ મૂલ્યોમાં ઘટાડો કરે છે. The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. આ ઉપરાંત, પીસીબી ઉત્પાદન દરમિયાન વાસ્તવિક ઇન્ડક્ટન્સ મૂલ્યોને નિયંત્રિત કરવું મુશ્કેલ છે, અને ઇન્ડક્ટન્સ સર્કિટના અન્ય ભાગોમાં અવાજને પણ જોડે છે.