औद्योगिक, वैज्ञानिक, र चिकित्सा रेडियो फ्रिक्वेन्सी (ISM-RF) उत्पादनहरु को धेरै आवेदन मामलाहरु देखाउँछन् कि मुद्रित सर्किट बोर्ड यी उत्पादनहरु को लेआउट विभिन्न दोष को लागी प्रवण छ।मानिसहरु प्राय पाउँछन् कि एउटै आईसी दुई फरक सर्किट बोर्डहरु मा स्थापित, प्रदर्शन संकेतक काफी फरक हुनेछ। Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. यस कागज मा, fr-4 ढांकता, 0.0625in मोटाई डबल परत पीसीबी एक उदाहरण को रूप मा, सर्किट बोर्ड ग्राउन्डि। Operating in different frequency bands between 315MHz and 915MHz, Tx and Rx power between -120dbm and +13dBm.

प्रेरण दिशा

जब दुई inductors (वा दुई पीसीबी लाइनहरु) एक अर्का को नजिक छन्, आपसी प्रेरण घट्नेछ। The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

जहाँ, YB सर्किट B मा इंजेक्शन भोल्टेज भोल्टेज हो, IA सर्किट A मा वर्तमान १ अभिनय हो। LM is very sensitive to circuit spacing, inductance loop area (i.e., magnetic flux), and loop direction. Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. यस प्रयोजन को लागी, एक अर्काको लागी सकेसम्म सीधा रूपमा, कृपया कम शक्ति FSK superheterodyne रिसीभर मूल्यांकन (EV) बोर्ड (MAX7042EVKIT) (चित्रा २) को सर्किट लेआउट को लागी सन्दर्भ गर्नुहोस्। The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

चित्रा २. दुई फरक पीसीबी लेआउट देखाइएको छ, जस मध्ये एउटा गलत दिशा (L2 र L1) मा व्यवस्था गरीएको तत्वहरु छन्, जबकि अन्य अधिक उपयुक्त छ।

संक्षेप मा, निम्न सिद्धान्तहरु पालन गर्नुपर्छ:

अधिष्ठापन दूरी सकेसम्म टाढा हुनुपर्छ।

Inductors सही कोण मा व्यवस्थित गरीन्छ inductors बीच crosstalk लाई कम गर्न।

युग्मनको नेतृत्व गर्नुहोस्

बस को रूप मा inductors को उन्मुखीकरण चुम्बकीय युग्मन लाई प्रभावित गर्दछ, त्यसैले युग्मन गर्दछ यदि लीड्स एक अर्काको धेरै नजिक छन्। लेआउट समस्या को यो प्रकार को उत्पादन के पारस्परिक अनुभूति भनिन्छ। आरएफ सर्किट को सबैभन्दा चिन्तित समस्याहरु मध्ये एक प्रणाली को संवेदनशील भागहरु को वायरिंग हो, जस्तै इनपुट मिलान नेटवर्क, रिसीवर को गुंजयमान च्यानल, ट्रांसमीटर को एन्टेना मिल्दो नेटवर्क, आदि।

फिर्ता वर्तमान पथ विकिरण चुम्बकीय क्षेत्र लाई कम गर्न को लागी सम्भव भएसम्म मुख्य वर्तमान पथ को नजिक हुनु पर्छ। This arrangement helps to reduce the current loop area. फिर्ता प्रवाह को लागी आदर्श कम प्रतिरोध पथ सामान्यतया सीसा को तल जमिन क्षेत्र हो – प्रभावी ढंगले एक क्षेत्र को लागी पाश क्षेत्र लाई सीमित गर्दछ जहाँ ढांकता को मोटाई लीड को लम्बाइ द्वारा गुणा गरीन्छ। जे होस्, यदि जमिन क्षेत्र विभाजित छ, पाश क्षेत्र बढ्छ (चित्र 3)। For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

चित्रा ३. पूरा ठूलो क्षेत्र ग्राउन्डि system्ग प्रणाली प्रदर्शन सुधार गर्न मद्दत गर्दछ

एक वास्तविक प्रेरक को लागी, नेतृत्व दिशा पनि चुम्बकीय क्षेत्र युग्मन मा एक महत्वपूर्ण प्रभाव छ। यदि एक संवेदनशील सर्किट को सुराग एक अर्का को नजिक हुनु पर्छ, यो सबै भन्दा राम्रो युग्मन (चित्रा 4) लाई कम गर्न को लागी ठाडो प align्क्तिबद्ध गर्न को लागी राम्रो छ। If vertical alignment is not possible, consider using a guard line. सुरक्षा तार डिजाइन को लागी, कृपया ग्राउन्डि and र तल उपचार खण्ड भर्न को लागी हेर्नुहोस्।

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

Sensitive leads should be arranged vertically.

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

आरएफ सर्किट लेआउट संग मुख्य समस्या सामान्यतया सर्किट को suboptimal विशेषता प्रतिबाधा हो, सर्किट घटक र तिनीहरु को आपसी सम्बन्ध सहित। एक पातलो तामा कोटिंग संग सीसा अधिष्ठापन तार बराबर छ र वरपर अन्य लीड संग वितरित capacitance रूपहरु। यो प्वाल को माध्यम बाट पारित को रूप मा नेतृत्व पनि अधिष्ठापन र capacitance गुण प्रदर्शन गर्दछ।

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. परजीवी समाई को प्रभाव सामान्यतया सानो छ र सामान्यतया मात्र उच्च गति डिजिटल संकेतहरु मा किनारा भिन्नता (जो यस पत्र मा छलफल गरीएको छैन) कारण हुन्छ।

को माध्यम बाट छेद को सबैभन्दा ठूलो प्रभाव परजीवी अधिष्ठापन सम्बन्धित इन्टरकनेक्शन मोड को कारण हो। Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; डी throughhole को व्यास, इन्च २ मा छ।

कसरी मुद्रित बोर्डहरु को पीसीबी लेआउट मा विभिन्न दोष बाट बच्न को लागी

FIG. 5. PCB cross section used to estimate parasitic effects on through-hole structures

The parasitic inductance often has a great influence on the connection of bypass capacitors. आदर्श बाईपास capacitors आपूर्ति क्षेत्र र गठन को बीच उच्च आवृत्ति छोटो सर्किट प्रदान गर्दछ, तर गैर आदर्श को माध्यम बाट छेद गठन र आपूर्ति क्षेत्र को बीच कम संवेदनशीलता पथ लाई प्रभावित गर्न सक्छ। A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. ISM-RF उत्पादन को विशिष्ट अपरेटि frequency आवृत्ति दिईएको छ, को माध्यम बाट छेद प्रतिकूल संवेदनशील सर्किट जस्तै अनुनाद च्यानल सर्किट, फिल्टर, र मिल्दो नेटवर्क लाई प्रभावित गर्न सक्छ।

अन्य समस्याहरु पैदा हुन्छ यदि संवेदनशील सर्किट साझा छेदहरु, जस्तै एक π प्रकार नेटवर्क को दुई हतियार। उदाहरण को लागी, lumped अधिष्ठापन को बराबर एक आदर्श प्वाल राखेर, बराबर योजनाबद्ध मूल सर्किट डिजाइन (अंजीर। 6) बाट एकदम फरक छ। As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

चित्रा 6. आदर्श बनाम गैर आदर्श वास्तुकला, सर्किट मा सम्भावित “संकेत मार्ग” छन्।

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

सीसाको लम्बाइ

अधिकतम आईएसएम-आरएफ उत्पादन डाटा अक्सर छोटो सम्भव उच्च आवृत्ति इनपुट र उत्पादन घाटा र विकिरण लाई कम गर्न को लागी नेतृत्व को उपयोग गर्न को लागी सिफारिश गर्दछ। अर्कोतर्फ, यस्तो घाटा सामान्यतया गैर आदर्श परजीवी मापदण्डहरु को कारण हो, तेसैले परजीवी अधिष्ठापन र समाई दुवै सर्किट लेआउट लाई प्रभावित गर्दछ, र छोटो सम्भव सीसा को उपयोग परजीवी मापदण्डहरु लाई कम गर्न मा मद्दत गर्दछ। Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. एक 20nH प्रेरक र एक 3pF संधारित्र संग एक लैन/ मिक्सर सर्किट को लागी, प्रभावी घटक मूल्य धेरै प्रभावित हुनेछ जब सर्किट र घटक लेआउट धेरै कम्पैक्ट छन्।

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. यो कागजात २००३ मा आईपीसी -२२५१ ५ द्वारा प्रतिस्थापित गरिएको थियो, जसले विभिन्न पीसीबी नेतृत्व को लागी एक अधिक सटीक गणना विधि प्रदान गर्दछ। Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

सूत्र मा, εr dielectric को ढांकतात्मक स्थिरता हो, h स्तर बाट नेतृत्व को उचाई हो, W नेतृत्व चौडाई हो, र T नेतृत्व मोटाई हो (FIG। 7)। जब w/h ०.१ र २.० को बीचमा हुन्छ र εr १ र १५ को बीचमा हुन्छ, यो सूत्र को गणना परिणामहरु एकदम सही छन्।

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. यस उदाहरण मा, हामी आवारा capacitance र अधिष्ठापन को बारे मा छलफल। The standard equation of characteristic capacitance for microstrip lines is:

त्यस्तै गरी, विशेषता अधिष्ठापन माथिको समीकरण को उपयोग गरेर समीकरण बाट गणना गर्न सकिन्छ:

उदाहरण को लागी, 0.0625in को एक पीसीबी मोटाई मान्नुहोस्। (एच = .62.5२.५ मिलियन), १ औंस तामा लेपित सीसा (टी = १.३५ मिलियन), ०.०१in। (w = १० मिलियन), र एक FR-1 बोर्ड। ध्यान दिनुहोस् कि FR-4 को ε R सामान्यतया ४.३५ फराद/m (F/m) हो, तर ४.० F/m बाट ४.4.35F/m सम्म दायरा हुन सक्छ। यस उदाहरण मा गणना eigenvalues ​​Z0 = 134 ω, C0 = 1.04pF/मा, L0 = 18.7nH/मा छन्।

एक ISM-RF डिजाइन को लागी, बोर्ड मा एक 12.7mm (0.5in) लेआउट लम्बाइ लगभग 0.5pF र 9.3nH (चित्र 8) को परजीवी मापदण्डहरु उत्पादन गर्न सक्छ। रिसीभर (एलसी उत्पादन को भिन्नता) को अनुनाद च्यानल मा यस स्तर मा परजीवी मापदण्डहरु को प्रभाव 315MHz% 2% वा 433.92mhz ± 3.5% भिन्नता को परिणाम हुन सक्छ। नेतृत्व को परजीवी प्रभाव को कारण अतिरिक्त capacitance र अधिष्ठापन को कारण, 315MHz दोलन आवृत्ति को शिखर 312.17mhz, र 433.92mhz दोलन आवृत्ति को शिखर 426.6mhz पुग्छ।

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. समीकरण को उपयोग गरेर गुंजयमान सर्किट को दोलन आवृत्ति गणना:

प्लेट को अनुनाद सर्किट को मूल्या the्कन प्याकेज र लेआउट को परजीवी प्रभावहरु लाई समावेश गर्नु पर्छ, र परजीवी मापदण्डहरु क्रमशः 7.3PF र 7.5PF हो जब 315MHz अनुनाद आवृत्ति को गणना। ध्यान दिनुहोस् कि LC उत्पादन lumped समाई प्रतिनिधित्व गर्दछ।

संक्षेप मा, निम्न सिद्धान्तहरु पालन गर्नुपर्छ:

सकेसम्म छोटो नेतृत्व राख्नुहोस्।

सकेसम्म यन्त्रको नजिक कुञ्जी सर्किट राख्नुहोस्।

मुख्य घटक वास्तविक लेआउट parasitism अनुसार क्षतिपूर्ति दिइन्छ।

ग्राउन्डि and र भरिने उपचार

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. यस तरीकाले सबै बिजुली क्षेत्रहरु बराबर एक राम्रो परिरक्षण संयन्त्र उत्पादन गर्दछ।

प्रत्यक्ष वर्तमान सधैं एक कम प्रतिरोध पथ संग प्रवाह गर्न जान्छ। उस्तै तरीकाले, उच्च आवृत्ति वर्तमान अधिमानतः सबैभन्दा कम प्रतिरोध संग बाटो को माध्यम बाट बग्दछ। So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

कसरी मुद्रित बोर्डहरु को पीसीबी लेआउट मा विभिन्न दोष बाट बच्न को लागी

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. फिर्ता वर्तमान पथ प्रदान गर्न को लागी डिजाइन गरीएको नेतृत्व संग गार्ड तार मिश्रण नगर्नुहोस्। यो व्यवस्था crosstalk परिचय गर्न सक्नुहुन्छ।

कसरी मुद्रित बोर्डहरु को पीसीबी लेआउट मा विभिन्न दोष बाट बच्न को लागी

चितवन। १०. आरएफ प्रणाली डिजाइन अस्थायी तामा पहने तार बाट बच्न पर्छ, विशेष गरी यदि तांबे sheathing आवश्यक छ।

तामाले लगाएको क्षेत्र ग्राउन्डेड (फ्लोटिंग) वा एक छेउमा मात्र ग्राउन्डेड छैन, जसले यसको प्रभावकारितालाई सीमित गर्दछ। In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. संक्षेप मा, यदि तांबे cladding (गैर सर्किट संकेत तारों) को एक टुक्रा एक लगातार चढ़ाई मोटाई सुनिश्चित गर्न सर्किट बोर्ड मा राखिएको छ। तामाले लगाएका क्षेत्रहरु लाई टाढा राख्नु पर्छ किनकि उनीहरु सर्किट डिजाइन लाई प्रभावित गर्दछन्।

अन्तमा, एन्टेना नजिकै कुनै जमिन क्षेत्र को प्रभाव लाई विचार गर्न निश्चित हुनुहोस्। कुनै पनि मोनोपोल एन्टेना जमिन क्षेत्र, तारि and र प्रणाली संतुलन को भाग को रूप मा छेद हुनेछ, र गैर आदर्श सन्तुलन तारहरु विकिरण दक्षता र एन्टेना (विकिरण टेम्पलेट) को दिशा प्रभावित हुनेछ। Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

संक्षेप मा, निम्न सिद्धान्तहरु पालन गर्नुपर्छ:

जहाँसम्म सम्भव छ निरन्तर र कम प्रतिरोध ग्राउन्डि z क्षेत्र प्रदान गर्नुहोस्।

भरिने लाइन को दुबै छेउ ग्राउन्डेड छन्, र एक छेद को माध्यम बाट सरणी सकेसम्म टाढा सम्म प्रयोग गरीन्छ।

आरएफ सर्किट नजिकै तामा लगाएको तार फ्लोट नगर्नुहोस्, आरएफ सर्किट वरिपरि तामा नराख्नुहोस्।

यदि सर्किट बोर्ड मा धेरै तहहरु छन्, यो सबैभन्दा राम्रो छ जब प्वाल बाट सिग्नल केबल एक तिर बाट अर्को तिर जान्छ।

अत्यधिक क्रिस्टल समाई

Parasitic capacitance will cause the crystal frequency to deviate from the target value 9. तेसैले, केहि सामान्य दिशानिर्देशहरु क्रिस्टल पिन, पैड, तार, वा आरएफ उपकरणहरु लाई जडान को आवारा समाई कम गर्न को लागी पालन गर्नु पर्छ।

The following principles should be followed:

क्रिस्टल र आरएफ उपकरण को बीच कनेक्शन सम्भव भएसम्म छोटो हुनुपर्छ।

जहाँ सम्म सम्भव छ एक अर्का बाट तारि Keep्ग राख्नुहोस्।

यदि शन्ट परजीवी समाई धेरै ठूलो छ, क्रिस्टल तल ग्राउन्डि region क्षेत्र हटाउनुहोस्।

प्लानर वायरिंग अधिष्ठापन

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. तेसैले, धेरै नियन्त्रण र उच्च क्यू inductors घाउ प्रकार हो। दोस्रो, तपाइँ multilayer सिरेमिक प्रेरक, multilayer चिप संधारित्र निर्माताहरु पनि यो उत्पादन प्रदान गर्न सक्नुहुन्छ। जे होस्, केहि डिजाइनरहरु सर्पिल inductors छनौट जब उनीहरु लाई छ। The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

जहाँ, एक कुण्डली को औसत त्रिज्या, इन्च मा छ; N पालो को संख्या हो; C कुण्डली कोर (राउटर- rinner) को चौडाइ, इन्च मा छ। जब कुंडल सी “0.2a 11, गणना विधि को शुद्धता 5%भित्र छ।

वर्ग, हेक्सागोनल, वा अन्य आकार को एकल परत सर्पिल inductors प्रयोग गर्न सकिन्छ। धेरै राम्रो सन्निकरण एकीकृत सर्किट वेफर मा planar अधिष्ठापन मोडेल को लागी पाउन सकिन्छ। आदेश मा यो लक्ष्य प्राप्त गर्न को लागी, मानक व्हीलर सूत्र सानो आकार र वर्ग आकार १२ को लागी उपयुक्त एक विमान अधिग्रहण आकलन विधि प्राप्त गर्न परिमार्जन गरिएको छ।

जहाँ, ρ भरण अनुपात हो:; N पालो को संख्या हो, र dAVG औसत व्यास हो:। वर्ग हेलिकप्टर को लागी, K1 = 2.36, K2 = 2.75।

त्यहाँ धेरै प्रकार को प्रेरक को यस प्रकार को उपयोग गर्न बाट बच्न को लागी छन्, जो सामान्यतया अन्तरिक्ष सीमाहरु को कारण कम प्रेरण मूल्यहरु मा परिणाम। The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. यस बाहेक, वास्तविक अधिष्ठापन मानहरु पीसीबी उत्पादन को समयमा नियन्त्रण गर्न को लागी गाह्रो छ, र अधिष्ठापन पनि सर्किट को अन्य भागहरु को लागी जोडी शोर गर्न जान्छ।