סך אַפּלאַקיישאַנז פון ינדאַסטריאַל, וויסנשאפטלעכע און מעדיציניש ראַדיאָ אָפטקייַט (ISM-RF) פּראָדוקטן ווייַזן אַז די געדרוקט קרייַז ברעט די אויסלייג פון די פּראָדוקטן איז פּראָנע צו פאַרשידן חסרונות.מענטשן אָפט געפֿינען אַז דער זעלביקער יק אינסטאַלירן אויף צוויי פאַרשידענע קרייַז באָרדז, פאָרשטעלונג ינדאַקייטערז וועט זיין באטייטיק אַנדערש. Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. אין דעם פּאַפּיר, fr-4 דיעלעקטריק, 0.0625 ין גרעב טאָפּל שיכטע פּקב ווי אַ ביישפּיל, די קרייַז ברעט גראַונדינג. Operating in different frequency bands between 315MHz and 915MHz, Tx and Rx power between -120dbm and +13dBm.

ינדוקטאַנסע ריכטונג

ווען צוויי ינדוקטאָרס (אָדער אפילו צוויי פּקב שורות) זענען נאָענט צו יעדער אנדערער, ​​קעגנצייַטיק ינדאַקטאַנס וועט פּאַסירן. The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

וווּ, יב איז די טעות וואָולטידזש ינדזשעקטיד אין קרייַז ב, יאַ איז די קראַנט 1 אַקטינג אויף קרייַז א. LM is very sensitive to circuit spacing, inductance loop area (i.e., magnetic flux), and loop direction. Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. פֿאַר דעם צוועק, ווי פּערפּענדיקולאַר ווי מעגלעך צו יעדער אנדערער, ​​ביטע אָפּשיקן צו די קרייַז אויסלייג פון די נידעריק מאַכט FSK סופּערהעטעראָדינע ופנעמער עוואַלואַטיאָן (עוו) ברעט (MAX7042EVKIT) (פיגורע 2). The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

פיגורע 2. צוויי פאַרשידענע פּקב לייאַוץ זענען געוויזן, איינער פון וואָס האט די עלעמענטן עריינדזשד אין דעם אומרעכט ריכטונג (ל 1 און ל 3), בשעת די אנדערע איז מער פּאַסיק.

To sum up, the following principles should be followed:

די ינדאַקטאַנס ספּייסינג זאָל זיין ווי ווייַט ווי מעגלעך.

ינדוקטאָרס זענען עריינדזשד אין רעכט אַנגלעס צו מינאַמייז קראָססטאַלק צווישן ינדוקטאָרס.

פירן די קאַפּלינג

פּונקט ווי די אָריענטירונג פון ינדוקטאָרס אַפעקץ מאַגנעטיק קאַפּלינג, אַזוי די קאַפּלינג אויב די לידז זענען צו נאָענט צו יעדער אנדערער. דעם טיפּ פון אויסלייג פּראָבלעם אויך פּראָדוצירן וואָס איז גערופֿן קעגנצייַטיק געפיל. איינער פון די מערסט זארגן פּראָבלעמס פון די RF קרייַז איז די וויירינג פון שפּירעוודיק פּאַרץ פון די סיסטעם, אַזאַ ווי די אַרייַנשרייַב ריכטן נעץ, רעזאַנאַנט קאַנאַל פון די ופנעמער, אַנטענע ריכטן נעץ פון די טראַנסמיטער, עטק.

The return current path should be as close to the main current path as possible to minimize the radiation magnetic field. This arrangement helps to reduce the current loop area. דער ידעאַל נידעריק קעגנשטעל דרך פֿאַר די צוריקקער קראַנט איז יוזשאַוואַלי דער ערד געגנט אונטער די פירן – יפעקטיוולי לימאַטינג די שלייף געגנט צו אַ געגנט ווו די גרעב פון די דיעלעקטריק איז געמערט מיט די לענג פון די פירן. אָבער, אויב די ערד געגנט איז שפּאַלטן, די שלייף שטח ינקריסיז (פיגורע 3). For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

פיגורע 3. גאַנץ גראַונדינג גראַונדינג העלפּס פֿאַרבעסערן סיסטעם פאָרשטעלונג

פֿאַר אַ פאַקטיש ינדוקטאָר, פירן ריכטונג אויך האט אַ באַטייטיק ווירקונג אויף מאַגנעטיק פעלד קאַפּלינג. אויב די לידז פון אַ שפּירעוודיק קרייַז מוזן זיין נאָענט צו יעדער אנדערער, ​​עס איז בעסטער צו ייַנרייען די לידז ווערטיקלי צו רעדוצירן די קאַפּלינג (פיגורע 4). If vertical alignment is not possible, consider using a guard line. For protection wire design, please refer to the grounding and filling treatment section below.

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

Sensitive leads should be arranged vertically.

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

דער הויפּט פּראָבלעם מיט די אויסלייג פון די RF קרייַז איז יוזשאַוואַלי די סובאָפּטימאַל כאַראַקטעריסטיש ימפּידאַנס פון די קרייַז, אַרייַנגערעכנט די קרייַז קאַמפּאָונאַנץ און זייער ינטערקאַנעקשאַנז. די פירן מיט אַ דין קופּער קאָוטינג איז עקוויוואַלענט צו די ינדאַקטאַנס דראָט און פארמען אַ פונאנדערגעטיילט קאַפּאַסאַטאַנס מיט אנדערע לידז אין דער געגנט. די פירן אויך יגזיבאַץ ינדאַקטאַנס און קאַפּאַסאַטאַנס פּראָפּערטיעס ווען עס פּאַסיז דורך די לאָך.

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. די ווירקונג פון פּעראַסיטיק קאַפּאַסאַטאַנס איז בכלל קליין און יוזשאַוואַלי נאָר ז ברעג ווערייישאַן אין הויך-גיכקייַט דיגיטאַל סיגנאַלז (וואָס איז נישט דיסקאַסט אין דעם פּאַפּיר).

די ביגאַסט ווירקונג פון די דורך-לאָך איז די פּעראַסיטיק ינדאַקטאַנס געפֿירט דורך די קאָראַספּאַנדינג ינטערקאַנעקשאַן מאָדע. Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; ד איז דער דיאַמעטער פון די דורכפאָר, אין אינטשעס 2.

How to avoid various defects in PCB layout of printed boards

FIG. 5. PCB cross section used to estimate parasitic effects on through-hole structures

The parasitic inductance often has a great influence on the connection of bypass capacitors. ידעאַל בייפּאַס קאַפּאַסאַטערז צושטעלן הויך-אָפטקייַט קורץ סערקאַץ צווישן די צושטעלן זאָנע און די פאָרמירונג, אָבער ניט-ידעאַל דורך-האָלעס קענען ווירקן די נידעריק-סענסיטיוויטי דרך צווישן די פאָרמירונג און די צושטעלן זאָנע. A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. Given the specific operating frequency of the ISM-RF product, the through-holes can adversely affect sensitive circuits such as resonant channel circuits, filters, and matching networks.

אנדערע פּראָבלעמס אויפשטיין אויב שפּירעוודיק סערקאַץ טיילן האָלעס, אַזאַ ווי די צוויי געווער פון אַ π – טיפּ נעץ. למשל, דורך פּלייסינג אַן אידעאל לאָך עקוויוואַלענט צו לומפּעד ינדאַקטאַנס, די עקוויוואַלענט סכעמאַטיש איז גאַנץ אַנדערש פון דער אָריגינעל קרייַז פּלאַן (פיגורע 6). As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

פיגורע 6. ידעאַל ווס ניט-ידעאַל אַרקאַטעקטשערז, עס זענען פּאָטענציעל “סיגנאַל פּאַטס” אין די קרייַז.

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

די לענג פון די פירן

מאַקסים ISM-RF פּראָדוקט דאַטן אָפט רעקאַמענדז צו נוצן די שאָרטיסט מעגלעך הויך-אָפטקייַט אַרייַנשרייַב און רעזולטאַט פירט צו מינאַמייז לאָססעס און ראַדיאַציע. אויף די אנדערע האַנט, אַזאַ לאָססעס זענען יוזשאַוואַלי געפֿירט דורך ניט-ידעאַל פּעראַסיטיק פּאַראַמעטערס, אַזוי ביידע פּאַראַסיטיק ינדאַקטאַנס און קאַפּאַסאַטאַנס ווירקן די קרייַז אויסלייג, און די שאָרטיסט מעגלעך פירן העלפּס צו רעדוצירן די פּעראַסיטיק פּאַראַמעטערס. Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. פֿאַר אַ לאַן/ מיקסער קרייַז מיט אַ 20 נה ינדוקטאָר און אַ 3 פּף קאַפּאַסאַטער, די עפעקטיוו קאָמפּאָנענט ווערט וועט זיין זייער אַפעקטאַד ווען די קרייַז און קאָמפּאָנענט אויסלייג איז זייער סאָליד.

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. דער דאָקומענט איז געווען ריפּלייסט אין 2003 דורך IPC-2251 5, וואָס גיט אַ מער פּינטלעך כעזשבן אופֿן פֿאַר פאַרשידן פּקב לידז. Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

אין די פאָרמולע, εr איז די דיעלעקטריק קעסיידערדיק פון די דיעלעקטריק, ה איז די הייך פון די פירן פון די שיכטע, וו איז די פירן ברייט און ה איז די פירן גרעב (פיגורע 7). ווען וו/ה איז צווישן 0.1 און 2.0 און εr איז צווישן 1 און 15, די כעזשבן רעזולטאַטן פון דעם פאָרמולע זענען גאַנץ פּינטלעך.

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. אין דעם בייַשפּיל, מיר דיסקוטירן בלאָנדזשען קאַפּאַסאַטאַנס און ינדאַקטאַנס. The standard equation of characteristic capacitance for microstrip lines is:

סימילאַרלי, די כאַראַקטעריסטיש ינדאַקטאַנס קענען זיין קאַלקיאַלייטיד פֿון די יקווייזשאַן מיט די אויבן יקווייזשאַן:

למשל, יבערנעמען אַ פּקב גרעב פון 0.0625 ין. (ה = 62.5 מיל), 1 אונס קופּער-קאָוטאַד פירן (ה = 1.35 מיל), 0.01 ין. (וו = 10 מיל), און אַ פר -4 ברעט. באַמערקונג אַז די ε R פון FR-4 איז טיפּיקלי 4.35 farad/m (F/m), אָבער קענען קייט פֿון 4.0F/m צו 4.7F/m. די אייגענע וואַלועס קאַלקיאַלייטיד אין דעם בייַשפּיל זענען Z0 = 134 ω, C0 = 1.04pF/in, L0 = 18.7nH/in.

פֿאַר אַן יסם-רף פּלאַן, אַ 12.7 מם (0.5 ין) אויסלייג לענג פון לידז אויף די ברעט קענען פּראָדוצירן פּעראַסיטיק פּאַראַמעטערס פון בעערעך 0.5 פּף און 9.3 נה (פיגורע 8). די ווירקונג פון פּעראַסיטיק פּאַראַמעטערס אויף דעם שטאַפּל אויף די רעזאַנאַנט קאַנאַל פון די ופנעמער (ווערייישאַן פון לק פּראָדוקט) קען רעזולטאַט אין 315 מהז ± 2% אָדער 433.92 מהז ± 3.5% ווערייישאַן. ווייַל פון די נאָך קאַפּאַסאַטאַנס און ינדאַקטאַנס געפֿירט דורך די פּעראַסיטיק ווירקונג פון די פירן, די שפּיץ פון די 315 מהז אַסאַליישאַן אָפטקייַט ריטשאַז 312.17 מהז, און די שפּיץ פון די 433.92 מהז אַסאַליישאַן אָפטקייַט ריטשאַז 426.6 מהז.

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. רעכענען די אַסאַליישאַן אָפטקייַט פון רעזאַנאַנט קרייַז מיט די יקווייזשאַן:

די אפשאצונג פון די רעזאַנאַנט קרייַז פון די טעלער זאָל אַרייַננעמען די פּעראַסיטיק יפעקץ פון דעם פּעקל און די אויסלייג, און די פּעראַסיטיק פּאַראַמעטערס זענען ריספּעקטיוולי 7.3 פּף און 7.5 פּף ווען קאַלקיאַלייטינג די 315 מהז רעזאַנאַנט אָפטקייַט. באַמערקונג אַז די LC פּראָדוקט רעפּראַזענץ לומפּעד קאַפּאַסאַטאַנס.

צו קיצער, די פאלגענדע פּרינסאַפּאַלז מוזן זיין נאכגעגאנגען:

האַלטן די פירן ווי קורץ ווי מעגלעך.

שטעלן שליסל סערקאַץ ווי נאָענט צו די מיטל ווי מעגלעך.

Key components are compensated according to actual layout parasitism.

גראַונדינג און פילונג באַהאַנדלונג

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. די יקוואַליזיישאַן פון אַלע עלעקטריק פעלדער גיט אַ גוטע שילדינג מעקאַניזאַם.

דירעקט קראַנט שטענדיק טענדז צו לויפן אויף אַ נידעריק קעגנשטעל דרך. אין דער זעלביקער וועג, הויך-אָפטקייַט קראַנט פּרעפעראַבלי פלאָוז דורך דעם דרך מיט די לאָואַסט קעגנשטעל. So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

How to avoid various defects in PCB layout of printed boards

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. דו זאלסט נישט מישן די היטן דראָט מיט די פירן דיזיינד צו צושטעלן אַ צוריקקער קראַנט דרך. דעם אָרדענונג קענען באַקענען קראָסטאַלק.

How to avoid various defects in PCB layout of printed boards

FIG. 10. די פּלאַן פון די רף סיסטעם זאָל ויסמיידן פלאָוטינג קופּער דראָט, ספּעציעל אויב קופּער שידינג איז פארלאנגט.

The copper-clad area is not grounded (floating) or grounded only at one end, which restricts its effectiveness. In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. אין קורץ, אויב אַ שטיק פון קופּער קלאַדדינג (ניט-קרייַז סיגנאַל וויירינג) איז געלייגט אויף די קרייַז ברעט צו ענשור אַ קאָנסיסטענט פּלייטינג גרעב. קופּער-קלאַד געביטן זאָל זיין אַוווידאַד ווייַל זיי ווירקן די קרייַז פּלאַן.

לעסאָף, איר זאָל באַטראַכטן די יפעקץ פון קיין ערד שטח לעבן די אַנטענע. קיין מאָנאָפּאָלע אַנטענע וועט האָבן די ערד געגנט, וויירינג און האָלעס ווי טייל פון די סיסטעם יקוואַליבריאַם, און ניט-ידעאַל יקוואַליבריאַם וויירינג וועט ווירקן די ראַדיאַציע עפעקטיווקייַט און ריכטונג פון די אַנטענע (ראַדיאַציע מוסטער). Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

To sum up, the following principles should be followed:

צושטעלן קעסיידערדיק און נידעריק-קעגנשטעל גראַונדינג זאָנעס ווי ווייַט ווי מעגלעך.

ביידע ענדס פון די פילונג שורה זענען גראָונדעד, און אַ מענגע דורך די לאָך איז געניצט ווי ווייַט ווי מעגלעך.

דו זאלסט נישט לאָזנ שווימען קופּער קלאַד דראָט לעבן רף קרייַז, טאָן ניט לייגן קופּער אַרום רף קרייַז.

אויב די קרייַז ברעט כּולל קייפל לייַערס, עס איז בעסטער צו לייגן אַ ערד דורך לאָך ווען די סיגנאַל קאַבלע פּאַסיז פון איין זייַט צו די אנדערע.

יבעריק קריסטאַל קאַפּאַסאַטאַנס

Parasitic capacitance will cause the crystal frequency to deviate from the target value 9. דעריבער, עטלעכע גענעראַל גיידליינז זאָל זיין נאכגעגאנגען צו רעדוצירן די בלאָנדזשען קאַפּאַסאַטאַנס פון קריסטאַל פּינס, פּאַדס, ווירעס אָדער קאַנעקשאַנז צו רף דעוויסעס.

The following principles should be followed:

די פֿאַרבינדונג צווישן די קריסטאַל און די RF מיטל זאָל זיין ווי קורץ ווי מעגלעך.

Keep the wiring from each other as far as possible.

אויב די שאַנט פּעראַסיטיק קאַפּאַסאַטאַנס איז צו גרויס, אַראָפּנעמען די גראַונדינג געגנט אונטער די קריסטאַל.

Planar wiring inductance

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. Therefore, most controlled and high Q inductors are wound type. צווייטנס, איר קענען קלייַבן מאַלטילייער סעראַמיק ינדוקטאָר, מאַניאַפאַקטשערערז פון מאַלטילייער שפּאָן קאַפּאַסאַטערז אויך צושטעלן דעם פּראָדוקט. Nevertheless, some designers choose spiral inductors when they have to. The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

ווו, a איז די דורכשניטלעך ראַדיוס פון די שפּול, אין אינטשעס; N איז די נומער פון טורנס; C is the width of the coil core (router-rinner), in inches. When the coil c “0.2a 11, the accuracy of the calculation method is within 5%.

איין-שיכטע ספּיראַליש ינדוקטאָרס פון קוואַדראַט, כעקסאַגאַנאַל אָדער אנדערע שאַפּעס קענען זיין געוויינט. Very good approximations can be found to model planar inductance on integrated circuit wafers. In order to achieve this goal, the standard Wheeler formula is modified to obtain a plane inductance estimation method suitable for small size and square size 12.

Where, ρ is the filling ratio:; N איז די נומער פון טורנס, און dAVG איז די דורכשניטלעך דיאַמעטער:. For square helices, K1 = 2.36, K2 = 2.75.

עס זענען פילע סיבות צו ויסמיידן די נוצן פון דעם טיפּ פון ינדוקטאָר, וואָס יוזשאַוואַלי רעזולטאַט אין רידוסט ינדאַקטאַנס וואַלועס רעכט צו פּלאַץ לימיטיישאַנז. The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. אין אַדישאַן, פאַקטיש ינדאַקטאַנס וואַלועס זענען שווער צו קאָנטראָלירן בעשאַס פּקב פּראָדוקציע, און ינדאַקטאַנס אויך טענדז צו פאַרבינדן ראַש צו אנדערע פּאַרץ פון דעם קרייַז.