औद्योगिक, वैज्ञानिक आणि वैद्यकीय रेडिओ फ्रिक्वेन्सी (ISM-RF) उत्पादनांची असंख्य अनुप्रयोग प्रकरणे दर्शवतात की छापील सर्कीट बोर्ड या उत्पादनांचा लेआउट विविध दोषांना बळी पडतो.लोकांना बर्‍याचदा असे दिसते की समान आयसी दोन भिन्न सर्किट बोर्डांवर स्थापित केले आहे, कार्यप्रदर्शन निर्देशक लक्षणीय भिन्न असतील. Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. या पेपरमध्ये, fr-4 डायलेक्ट्रिक, 0.0625in जाडी डबल लेयर पीसीबी उदाहरण म्हणून, सर्किट बोर्ड ग्राउंडिंग. Operating in different frequency bands between 315MHz and 915MHz, Tx and Rx power between -120dbm and +13dBm.

प्रेरण दिशा

जेव्हा दोन इंडक्टर (किंवा अगदी दोन पीसीबी लाईन्स) एकमेकांच्या जवळ असतात, तेव्हा परस्पर इंडक्टन्स होईल. The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

जेथे, YB हे सर्किट B मध्ये इंजेक्ट केलेले एरर व्होल्टेज आहे, IA हे सर्किट A वर चालणारे वर्तमान 1 आहे. LM is very sensitive to circuit spacing, inductance loop area (i.e., magnetic flux), and loop direction. Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. या हेतूसाठी, एकमेकांना शक्य तितके लंबवत, कृपया कमी शक्ती FSK सुपरहिटेरोडीन रिसीव्हर इव्हॅल्यूएशन (EV) बोर्ड (MAX7042EVKIT) (आकृती 2) च्या सर्किट लेआउटचा संदर्भ घ्या. The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

आकृती 2. दोन भिन्न पीसीबी लेआउट दाखवले आहेत, त्यापैकी एक घटक चुकीच्या दिशेने (L1 आणि L3) मांडलेला आहे, तर दुसरा अधिक योग्य आहे.

To sum up, the following principles should be followed:

इंडक्टन्स अंतर शक्य तितके असावे.

इंडक्टर्स दरम्यान क्रॉसस्टॉक कमी करण्यासाठी इंडक्टर्सची काटकोनात व्यवस्था केली जाते.

कपलिंगचे नेतृत्व करा

ज्याप्रमाणे इंडक्टर्सचे अभिमुखता चुंबकीय जोडणीवर परिणाम करते, त्याचप्रमाणे जर लीड्स एकमेकांच्या अगदी जवळ असतील तर सांधा देखील होतो. या प्रकारची मांडणी समस्या देखील निर्माण करते ज्याला परस्पर संवेदना म्हणतात. आरएफ सर्किटची सर्वात चिंताजनक समस्या म्हणजे सिस्टमच्या संवेदनशील भागांची वायरिंग, जसे की इनपुट जुळणारे नेटवर्क, रिसीव्हरचे रेझोनंट चॅनेल, ट्रान्समीटरचे अँटेना जुळणारे नेटवर्क इ.

किरणोत्सर्ग चुंबकीय क्षेत्र कमी करण्यासाठी परतीचा वर्तमान मार्ग शक्य तितक्या मुख्य वर्तमान मार्गाच्या जवळ असावा. This arrangement helps to reduce the current loop area. रिटर्न करंटसाठी आदर्श कमी प्रतिकार मार्ग सामान्यतः शिशाच्या खाली असलेला भूभाग असतो – लूप क्षेत्राला प्रभावीपणे एका प्रदेशापर्यंत मर्यादित करते जेथे डायलेक्ट्रिकची जाडी लीडच्या लांबीने गुणाकार केली जाते. तथापि, जर भूभाग विभाजित झाला तर लूप क्षेत्र वाढते (आकृती 3). For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

आकृती 3. पूर्ण मोठे क्षेत्र ग्राउंडिंग सिस्टम कार्यप्रदर्शन सुधारण्यास मदत करते

प्रत्यक्ष प्रारंभासाठी, आघाडीच्या दिशेचा चुंबकीय क्षेत्र जोडणीवरही लक्षणीय परिणाम होतो. जर संवेदनशील सर्किटचे लीड्स एकमेकांच्या जवळ असले पाहिजेत, तर जोडणी कमी करण्यासाठी लीड अनुलंब संरेखित करणे चांगले आहे (आकृती 4). If vertical alignment is not possible, consider using a guard line. For protection wire design, please refer to the grounding and filling treatment section below.

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

Sensitive leads should be arranged vertically.

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

आरएफ सर्किट लेआउटची मुख्य समस्या सामान्यतः सर्किटची सबोप्टिमल वैशिष्ट्यपूर्ण प्रतिबाधा असते, ज्यात सर्किट घटक आणि त्यांचे परस्परसंबंध असतात. पातळ तांब्याच्या लेपसह शिसे इंडक्शन वायरच्या बरोबरीचे आहे आणि परिसरातील इतर लीड्ससह वितरित कॅपेसिटन्स बनवते. लीड छिद्रातून जात असताना इंडक्शन आणि कॅपेसिटन्स गुणधर्म देखील प्रदर्शित करते.

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. परजीवी कॅपेसिटन्सचा प्रभाव सामान्यतः लहान असतो आणि सामान्यत: केवळ हाय-स्पीड डिजिटल सिग्नलमध्ये किनार भिन्नता निर्माण करतो (ज्याची चर्चा या पेपरमध्ये नाही).

थ्रू-होलचा सर्वात मोठा परिणाम संबंधित परस्परसंवादाच्या मोडमुळे होणारा परजीवी अधिष्ठापन आहे. Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; डी इंच 2 मध्ये थ्रोहोलचा व्यास आहे.

मुद्रित बोर्डांच्या पीसीबी लेआउटमधील विविध दोष कसे टाळावेत

FIG. 5. PCB cross section used to estimate parasitic effects on through-hole structures

The parasitic inductance often has a great influence on the connection of bypass capacitors. आदर्श बायपास कॅपेसिटर पुरवठा क्षेत्र आणि निर्मिती दरम्यान उच्च-फ्रिक्वेंसी शॉर्ट सर्किट प्रदान करतात, परंतु आदर्श नसलेले थ्रू-छिद्र निर्मिती आणि पुरवठा क्षेत्र यांच्यातील कमी संवेदनशीलतेच्या मार्गावर परिणाम करू शकतात. A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. ISM-RF उत्पादनाची विशिष्ट ऑपरेटिंग फ्रिक्वेंसी दिल्यास, थ्रू-होल्स रेझोनंट चॅनेल सर्किट, फिल्टर आणि मॅचिंग नेटवर्कसारख्या संवेदनशील सर्किटवर विपरित परिणाम करू शकतात.

संवेदनशील सर्किट्समध्ये छिद्र सामायिक केल्यास इतर समस्या उद्भवतात, जसे की arms – नेटवर्कचे दोन हात. उदाहरणार्थ, लंपड इंडक्टन्सच्या बरोबरीने एक आदर्श भोक ठेवून, समतुल्य योजना मूळ सर्किट डिझाइन (अंजीर. 6) पेक्षा बरीच वेगळी आहे. As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

आकृती 6. आदर्श विरुद्ध गैर-आदर्श आर्किटेक्चर, सर्किटमध्ये संभाव्य “सिग्नल मार्ग” आहेत.

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

शिशाची लांबी

मॅक्सिम ISM-RF उत्पादन डेटा अनेकदा कमीतकमी उच्च-वारंवारता इनपुट वापरण्याची शिफारस करतो आणि आउटपुटमुळे नुकसान आणि विकिरण कमी होते. दुसरीकडे, असे नुकसान सामान्यतः गैर-आदर्श परजीवी मापदंडांमुळे होते, म्हणून परजीवी अधिष्ठापन आणि कॅपेसिटन्स दोन्ही सर्किट लेआउटवर परिणाम करतात आणि सर्वात कमी शक्य लीड वापरल्याने परजीवी मापदंड कमी होण्यास मदत होते. Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. 20nH इन्डक्टर आणि 3pF कॅपेसिटर असलेल्या LAN/ मिक्सर सर्किटसाठी, जेव्हा सर्किट आणि कॉम्पोनेंट लेआउट खूप कॉम्पॅक्ट असेल तेव्हा प्रभावी घटक मूल्य मोठ्या प्रमाणात प्रभावित होईल.

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. हा दस्तऐवज 2003 मध्ये IPC-2251 5 ने बदलला, जो विविध पीसीबी लीड्ससाठी अधिक अचूक गणना पद्धती प्रदान करतो. Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

सूत्रात, εr हा डायलेक्ट्रिकचा डायलेक्ट्रिक कॉन्स्टंट आहे, h स्ट्रॅटममधून लीडची उंची आहे, डब्ल्यू लीड रुंदी आहे आणि टी लीड जाडी आहे (अंजीर. 7). जेव्हा w/h 0.1 आणि 2.0 दरम्यान असते आणि εr 1 ते 15 दरम्यान असते, तेव्हा या सूत्राचे गणना परिणाम अगदी अचूक असतात.

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. या उदाहरणात, आम्ही भटक्या कॅपेसिटन्स आणि इंडक्शनबद्दल चर्चा करतो. The standard equation of characteristic capacitance for microstrip lines is:

त्याचप्रमाणे, वरील समीकरण वापरून समीकरणातून वैशिष्ट्यपूर्ण प्रेरणांची गणना केली जाऊ शकते:

उदाहरणार्थ, 0.0625in ची पीसीबी जाडी समजा. (एच = 62.5 दशलक्ष), 1 औंस तांबे-लेपित शिसे (टी = 1.35 दशलक्ष), 0.01 इंच. (w = 10 mil), आणि FR-4 बोर्ड. लक्षात घ्या की FR-4 चा ε R साधारणपणे 4.35 farad/m (F/m) आहे, परंतु 4.0F/m पासून 4.7F/m पर्यंत असू शकतो. या उदाहरणात गणना केलेले eigenvalues ​​Z0 = 134 ω, C0 = 1.04pF/in, L0 = 18.7nH/in आहेत.

एएन आयएसएम-आरएफ डिझाइनसाठी, बोर्डवरील 12.7 मिमी (0.5in) लेआउट लांबी अंदाजे 0.5pF आणि 9.3nH (आकृती 8) चे परजीवी मापदंड तयार करू शकते. या पातळीवर परजीवी पॅरामीटर्सचा रिसीव्हरच्या रेझोनंट चॅनेलवर परिणाम (एलसी उत्पादनाची भिन्नता) 315MHz ± 2% किंवा 433.92mhz ± 3.5% फरक असू शकते. शिसेच्या परजीवी प्रभावामुळे अतिरिक्त कॅपेसिटन्स आणि इंडक्शनमुळे, 315 मेगाहर्ट्झ दोलन वारंवारतेची शिखर 312.17 मेगाहर्ट्झपर्यंत पोहोचते आणि 433.92 मेगाहर्ट्झ दोलन वारंवारतेची शिखर 426.6 मेगाहर्ट्झपर्यंत पोहोचते.

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. समीकरण वापरून रेझोनंट सर्किटच्या दोलन वारंवारतेची गणना करा:

प्लेटच्या रेझोनंट सर्किटच्या मूल्यांकनात पॅकेज आणि लेआउटचे परजीवी प्रभाव समाविष्ट असावेत आणि 7.3MHz रेझोनंट फ्रिक्वेंसीची गणना करताना परजीवी मापदंड अनुक्रमे 7.5PF आणि 315PF असतात. लक्षात घ्या की LC उत्पादन lumped capacitance दर्शवते.

थोडक्यात, खालील तत्त्वांचे पालन केले पाहिजे:

शिसे शक्य तितके लहान ठेवा.

की सर्किट शक्य तितक्या डिव्हाइसच्या जवळ ठेवा.

वास्तविक लेआउट पॅरासिटीझमनुसार मुख्य घटकांची भरपाई केली जाते.

ग्राउंडिंग आणि फिलिंग ट्रीटमेंट

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. अशाप्रकारे सर्व विद्युत क्षेत्रांचे बरोबरी केल्याने चांगली संरक्षण यंत्रणा निर्माण होते.

डायरेक्ट करंट नेहमी कमी प्रतिकार मार्गाने वाहतो. त्याच प्रकारे, उच्च-फ्रिक्वेन्सी करंट प्राधान्याने सर्वात कमी प्रतिकार असलेल्या मार्गावरून वाहते. So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

मुद्रित बोर्डांच्या पीसीबी लेआउटमधील विविध दोष कसे टाळावेत

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. रिटर्न करंट पाथ देण्यासाठी डिझाइन केलेल्या शिसेमध्ये गार्ड वायर मिसळू नका. ही व्यवस्था क्रॉसस्टॉकची ओळख करून देऊ शकते.

मुद्रित बोर्डांच्या पीसीबी लेआउटमधील विविध दोष कसे टाळावेत

अंजीर. 10. आरएफ सिस्टीम डिझाईनने तांब्याच्या झाकलेल्या तारांना टाळावे, विशेषत: जर तांबे म्यान करणे आवश्यक असेल.

तांबे घातलेले क्षेत्र ग्राउंड (फ्लोटिंग) किंवा फक्त एका टोकाला नाही, जे त्याची प्रभावीता प्रतिबंधित करते. In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. थोडक्यात, जर कॉपर क्लॅडींगचा तुकडा (नॉन-सर्किट सिग्नल वायरिंग) सर्किट बोर्डवर घातला असेल तर सतत प्लेटिंगची जाडी सुनिश्चित होईल. तांबे घातलेले क्षेत्र टाळले पाहिजे कारण ते सर्किट डिझाइनवर परिणाम करतात.

शेवटी, enन्टीना जवळ असलेल्या कोणत्याही ग्राउंड एरियाच्या परिणामांचा विचार करण्याचे सुनिश्चित करा. कोणत्याही मोनोपोल enन्टीनामध्ये सिस्टम समतोलचा भाग म्हणून ग्राउंड रीजन, वायरिंग आणि छिद्रे असतील आणि अ-आदर्श समतोल वायरिंग iationन्टीना (रेडिएशन टेम्पलेट) च्या किरणोत्सर्गाची कार्यक्षमता आणि दिशा प्रभावित करेल. Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

To sum up, the following principles should be followed:

शक्य तितक्या सतत आणि कमी-प्रतिरोधक ग्राउंडिंग झोन प्रदान करा.

फिलिंग लाईनचे दोन्ही टोक ग्राउंड केलेले आहेत आणि शक्य तितक्या थ्रू-होल अॅरेचा वापर केला जातो.

आरएफ सर्किट जवळ तांब्याच्या झाकलेल्या तार लावू नका, आरएफ सर्किटच्या आसपास तांबे घालू नका.

जर सर्किट बोर्डमध्ये अनेक स्तर असतील, तर सिग्नल केबल एका बाजूने दुसरीकडे जात असताना छिद्रातून जमिनीवर ठेवणे चांगले.

जास्त क्रिस्टल कॅपेसिटन्स

Parasitic capacitance will cause the crystal frequency to deviate from the target value 9. म्हणून, क्रिस्टल पिन, पॅड, वायर किंवा आरएफ उपकरणांशी जोडणीची भटकंती क्षमता कमी करण्यासाठी काही सामान्य मार्गदर्शक तत्त्वांचे पालन केले पाहिजे.

खालील तत्वांचे पालन केले पाहिजे:

क्रिस्टल आणि आरएफ डिव्हाइसमधील कनेक्शन शक्य तितके लहान असावे.

Keep the wiring from each other as far as possible.

जर शंट परजीवी क्षमता खूप मोठी असेल तर क्रिस्टलच्या खाली ग्राउंडिंग प्रदेश काढा.

Planar wiring inductance

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. Therefore, most controlled and high Q inductors are wound type. दुसरे म्हणजे, आपण मल्टीलेअर सिरेमिक इंडक्टर निवडू शकता, मल्टीलेयर चिप कॅपेसिटर उत्पादक देखील हे उत्पादन प्रदान करतात. तरीसुद्धा, काही डिझायनर जेव्हा आवश्यक असेल तेव्हा सर्पिल इंडक्टर निवडतात. The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

जिथे, ए कॉइलची सरासरी त्रिज्या, इंचांमध्ये आहे; एन वळणांची संख्या आहे; C म्हणजे कॉइल कोर (रूटर-रिनर) ची रुंदी, इंचांमध्ये. जेव्हा कॉइल c “0.2a 11, गणना पद्धतीची अचूकता 5%च्या आत असते.

चौरस, षटकोनी किंवा इतर आकारांचे सिंगल-लेयर सर्पिल इंडक्टर्स वापरले जाऊ शकतात. इंटिग्रेटेड सर्किट वेफर्सवर प्लॅनर इंडक्टन्सच्या मॉडेलसाठी खूप चांगले अंदाज आढळू शकतात. हे ध्येय साध्य करण्यासाठी, लहान आकार आणि चौरस आकार 12 साठी योग्य विमान अंतर्मुखता अंदाज पद्धती प्राप्त करण्यासाठी मानक व्हीलर सूत्र सुधारित केले आहे.

कुठे, the भरण्याचे प्रमाण आहे:; N वळणांची संख्या आहे, आणि dAVG सरासरी व्यास आहे:. चौरस हेलिक्ससाठी, K1 = 2.36, K2 = 2.75.

या प्रकारच्या इंडक्टरचा वापर टाळण्याची अनेक कारणे आहेत, ज्याचा परिणाम सामान्यतः जागेच्या मर्यादांमुळे इंडक्टन्स मूल्य कमी होतो. The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. याव्यतिरिक्त, पीसीबी उत्पादनादरम्यान प्रत्यक्ष इंडक्टन्स व्हॅल्यू नियंत्रित करणे अवघड असते आणि इंडक्टन्समुळे सर्किटच्या इतर भागांमध्ये दोन आवाज होतात.