Numerosos casos de aplicación de produtos de radiofrecuencia industrial, científica e médica (ISM-RF) demostran que o placa de circuíto impreso a disposición destes produtos é propensa a varios defectos.A xente adoita descubrir que o mesmo IC instalado en dúas placas de circuíto diferentes, os indicadores de rendemento serán significativamente diferentes. Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. Neste papel, o PCB dieléctrico de dobre capa de espesor 4in fr-0.0625 como exemplo, a toma de terra da placa de circuíto. Operating in different frequency bands between 315MHz and 915MHz, Tx and Rx power between -120dbm and +13dBm.

Dirección de inductancia

Cando dous indutores (ou incluso dúas liñas de PCB) están próximos entre si, producirase indutancia mutua. The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

Onde, YB é a tensión de erro inxectada no circuíto B, IA é a corrente 1 que actúa no circuíto A. LM é moi sensible ao espazamento do circuíto, á área do lazo de indutancia (é dicir, fluxo magnético) e á dirección do lazo. Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. Para este propósito, o máis perpendicular posible entre si, consulte o deseño do circuíto da placa de avaliación do receptor (EV) superheterodino FSK de baixa potencia (MAX7042EVKIT) (Figura 2). The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

Figura 2. Amósanse dous deseños de PCB diferentes, un deles ten os elementos dispostos na dirección incorrecta (L1 e L3), mentres que o outro é máis axeitado.

En resumo, débense seguir os seguintes principios:

O espazo de indutancia debe ser o máis lonxe posible.

Os indutores dispóñense en ángulos rectos para minimizar a diafonía entre os indutores.

Conduce o acoplamento

Do mesmo xeito que a orientación dos indutores afecta ao acoplamento magnético, tamén o fai o acoplamento se os cables están demasiado próximos entre si. Este tipo de problemas de deseño tamén producen o que se chama sensación mutua. Un dos problemas máis preocupados do circuíto RF é o cableado de partes sensibles do sistema, como a rede de correspondencia de entrada, a canle resonante do receptor, a rede de correspondencia de antena do transmisor, etc.

A ruta de retorno debe estar o máis próxima posible á traxectoria de corrente principal para minimizar o campo magnético de radiación. This arrangement helps to reduce the current loop area. O camiño ideal de baixa resistencia para a corrente de retorno adoita ser a rexión do chan por debaixo do cable, limitando efectivamente a área do bucle a unha rexión onde o espesor do dieléctrico multiplícase pola lonxitude do cable. Non obstante, se a rexión do chan está dividida, a área do bucle aumenta (Figura 3). For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

Figura 3. A conexión a terra completa completa axuda a mellorar o rendemento do sistema

Para un indutor real, a dirección do cable tamén ten un efecto significativo no acoplamento do campo magnético. Se os cables dun circuíto sensible deben estar próximos entre si, é mellor aliñar os cables verticalmente para reducir o acoplamento (Figura 4). If vertical alignment is not possible, consider using a guard line. Para o deseño de fíos de protección, consulte a sección de tratamento de posta a terra e recheo a continuación.

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

Sensitive leads should be arranged vertically.

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

O principal problema coa disposición do circuíto RF adoita ser a impedancia característica subóptima do circuíto, incluídos os compoñentes do circuíto e as súas interconexións. O cable cun fino revestimento de cobre equivale ao fío de indutancia e forma unha capacidade distribuída con outros cables nos arredores. O chumbo tamén presenta propiedades de indutancia e capacitancia ao pasar polo burato.

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. O efecto da capacidade parásita é xeralmente pequeno e normalmente só causa variacións de borde nos sinais dixitais de alta velocidade (cousa que non se discute neste traballo).

O maior efecto do burato pasante é a indutancia parasitaria causada polo modo de interconexión correspondente. Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; D é o diámetro do orificio de paso, en polgadas 2.

Como evitar varios defectos no deseño de PCB de placas impresas

FIG. 5. PCB cross section used to estimate parasitic effects on through-hole structures

The parasitic inductance often has a great influence on the connection of bypass capacitors. Os condensadores de derivación ideais proporcionan curtocircuítos de alta frecuencia entre a zona de subministración e a formación, pero os buratos pasantes non ideais poden afectar a ruta de baixa sensibilidade entre a formación e a zona de subministración. A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. Dada a frecuencia de funcionamento específica do produto ISM-RF, os buratos pasantes poden afectar negativamente a circuítos sensibles como circuítos de canles resonantes, filtros e redes de correspondencia.

Outros problemas xorden se os circuítos sensibles comparten buratos, como os dous brazos dunha rede tipo π. Por exemplo, colocando un burato ideal equivalente á indutancia acumulada, o esquema equivalente é bastante diferente do deseño orixinal do circuíto (FIG. 6). As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

Figura 6. Arquitecturas ideais versus non ideais, hai “camiños de sinal” potenciais no circuíto.

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

A lonxitude da vantaxe

Os datos do produto Maxim ISM-RF adoitan recomendar o uso de cables de entrada e saída de alta frecuencia o máis curto posible para minimizar as perdas e a radiación. Por outra banda, estas perdas adoitan ser causadas por parámetros parasitarios non ideais, polo que tanto a inductancia como a capacidade parasitarias afectan á disposición do circuíto e o uso do menor potencial posible axuda a reducir os parámetros parasitarios. Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. Para un circuíto LAN / mesturador cun indutor de 20 nH e un condensador de 3pF, o valor efectivo do compoñente verase moi afectado cando o circuíto e o deseño dos compoñentes son moi compactos.

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. Este documento foi substituído en 2003 por IPC-2251 5, que proporciona un método de cálculo máis preciso para varios cables de PCB. Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

Na fórmula, εr é a constante dieléctrica do dieléctrico, h é a altura do cable do estrato, W é o ancho do cable e T é o espesor do cable (FIG. 7). Cando w / h está entre 0.1 e 2.0 e εr está entre 1 e 15, os resultados do cálculo desta fórmula son bastante precisos.

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. Neste exemplo, discutimos a capacitancia e a inductancia perdidas. The standard equation of characteristic capacitance for microstrip lines is:

Do mesmo xeito, a inductancia característica pódese calcular a partir da ecuación empregando a ecuación anterior:

Por exemplo, supoña un grosor de PCB de 0.0625 pulgadas. (h = 62.5 mil), 1 onza de chumbo revestido de cobre (t = 1.35 mil), 0.01 pulg. (w = 10 mil), e unha placa FR-4. Nótese que o ε R de FR-4 normalmente é de 4.35 farad / m (F / m), pero pode variar entre 4.0 F / m e 4.7 F / m. Os valores propios calculados neste exemplo son Z0 = 134 ω, C0 = 1.04pF / in, L0 = 18.7nH / in.

Para un deseño ISM-RF, unha lonxitude de deseño de 12.7 mm (0.5 pulgadas) de cables na placa pode producir parámetros parasitarios de aproximadamente 0.5 pF e 9.3 nH (Figura 8). O efecto dos parámetros parasitarios neste nivel na canle resonante do receptor (variación do produto LC) pode producir unha variación de 315MHz ± 2% ou 433.92mhz ± 3.5%. Debido á capacidade e inductancia adicionais causadas polo efecto parasitario do chumbo, o pico da frecuencia de oscilación de 315 MHz alcanza os 312.17 MHz e o pico da frecuencia de oscilación de 433.92 MHz acada os 426.6 MHz.

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. Calcula a frecuencia de oscilación do circuíto resonante usando a ecuación:

A avaliación do circuíto resonante da placa debería incluír os efectos parasitarios do paquete e a disposición, e os parámetros parasitarios son 7.3PF e 7.5PF respectivamente cando se calcula a frecuencia resonante de 315 MHz. Teña en conta que o produto LC representa unha capacidade acumulada.

En resumo, hai que seguir os seguintes principios:

Manteña o liderado o máis curto posible.

Coloque os circuítos clave o máis preto posible do dispositivo.

Os compoñentes clave compénsanse segundo o parasitismo de deseño real.

Tratamento de posta a terra e recheo

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. Igualar todos os campos eléctricos deste xeito produce un bo mecanismo de protección.

A corrente continua sempre tende a fluír ao longo dun camiño de baixa resistencia. Do mesmo xeito, a corrente de alta frecuencia flúe preferentemente polo camiño coa menor resistencia. So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

Como evitar varios defectos no deseño de PCB de placas impresas

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. Non mesture o fío de protección co cable deseñado para proporcionar un camiño de volta de corrente. Este arranxo pode introducir diafonía.

Como evitar varios defectos no deseño de PCB de placas impresas

FIG. 10. O deseño do sistema de radiofrecuencia debe evitar os fíos revestidos de cobre flotantes, especialmente se se precisa revestimento de cobre.

A área revestida de cobre non está conectada a terra (flotante) nin está conectada a terra só nun extremo, o que restrinxe a súa eficacia. In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. En resumo, se se coloca na placa de circuíto unha peza de revestimento de cobre (cableado de sinal sen circuíto) para garantir un espesor de revestimento consistente. Débense evitar as áreas revestidas de cobre porque afectan ao deseño do circuíto.

Por último, asegúrese de considerar os efectos de calquera área do chan preto da antena. Calquera antena monopolio terá a rexión de terra, o cableado e os buratos como parte do equilibrio do sistema, e o cableado de equilibrio non ideal afectará a eficiencia e dirección da radiación da antena (modelo de radiación). Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

En resumo, débense seguir os seguintes principios:

Proporcionar zonas de terra continuas e de baixa resistencia na medida do posible.

Os dous extremos da liña de recheo están conectados a terra e úsase unha matriz de buratos pasantes na medida do posible.

Non flote o fío revestido de cobre preto do circuíto RF, non coloque o cobre ao redor do circuíto RF.

Se a placa de circuíto contén varias capas, é mellor colocar un chan a través dun burato cando o cable de sinal pasa dun lado ao outro.

Capacidade de cristal excesiva

A capacidade parasitaria fará que a frecuencia do cristal se desvíe do valor obxectivo 9. Polo tanto, débense seguir algunhas pautas xerais para reducir a capacidade perdida de patillas de cristal, almofadas, fíos ou conexións a dispositivos de RF.

Débense seguir os seguintes principios:

A conexión entre o cristal e o dispositivo RF debe ser o máis curta posible.

Manteña o cableado entre si o máis lonxe posible.

Se a capacidade parásita de derivación é demasiado grande, elimine a rexión de terra por debaixo do cristal.

Inductancia de cableado plano

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. Polo tanto, a maioría dos indutores Q controlados e altos son de tipo ferido. En segundo lugar, pode escoller indutor cerámico multicapa, os fabricantes de capacitores de chips multicapa tamén proporcionan este produto. Non obstante, algúns deseñadores escollen indutores en espiral cando o teñen que facer. The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

Onde, a é o radio medio da bobina, en polgadas; N é o número de voltas; C é o ancho do núcleo da bobina (router-rinner), en polgadas. Cando a bobina c “0.2a 11, a precisión do método de cálculo está dentro do 5%.

Pódense usar indutores en espiral dunha capa de forma cadrada, hexagonal ou doutra forma. Pódense atopar moi boas aproximacións para modelar a inductancia plana en obleas de circuíto integrado. Para acadar este obxectivo, modifícase a fórmula estándar de Wheeler para obter un método de estimación de indutancia axeitada para pequenos e cadrados 12.

Onde, ρ é a relación de recheo :; N é o número de xiros e dAVG é o diámetro medio :. Para hélices cadradas, K1 = 2.36, K2 = 2.75.

Hai moitas razóns para evitar usar este tipo de indutores, que normalmente resultan en valores de indutancia reducidos debido ás limitacións de espazo. The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. Ademais, os valores reais de indutancia son difíciles de controlar durante a produción de PCB e a indutancia tamén tende a combinar o ruído con outras partes do circuíto.