औद्योगिक, वैज्ञानिक और चिकित्सा रेडियो फ्रीक्वेंसी (ISM-RF) उत्पादों के कई अनुप्रयोग मामलों से पता चलता है कि मुद्रित सर्किट बोर्ड इन उत्पादों का लेआउट विभिन्न दोषों से ग्रस्त है।लोग अक्सर पाते हैं कि एक ही आईसी दो अलग-अलग सर्किट बोर्डों पर स्थापित है, प्रदर्शन संकेतक काफी भिन्न होंगे। Variations in operating conditions, harmonic radiation, anti-interference ability, and start-up time can explain the importance of circuit board layout in a successful design.

This article lists the various design omissions, discusses the causes of each failure, and provides suggestions on how to avoid these design defects. इस पत्र में, fr-4 ढांकता हुआ, 0.0625in मोटाई डबल परत पीसीबी एक उदाहरण के रूप में, सर्किट बोर्ड ग्राउंडिंग। 315 मेगाहर्ट्ज और 915 मेगाहर्ट्ज, टीएक्स और आरएक्स पावर के बीच -120 डीबीएम और + 13 डीबीएम के बीच विभिन्न आवृत्ति बैंड में काम करना।

अधिष्ठापन दिशा

जब दो इंडक्टर्स (या दो पीसीबी लाइन) एक दूसरे के करीब होते हैं, तो आपसी इंडक्शन होगा। The magnetic field generated by the current in the first circuit excites the current in the second circuit (Figure 1). This process is similar to the interaction between the primary and secondary coils of a transformer. When two currents interact through a magnetic field, the voltage generated is determined by mutual inductance LM:

जहां, वाईबी सर्किट बी में इंजेक्ट किया गया त्रुटि वोल्टेज है, आईए सर्किट ए पर वर्तमान 1 अभिनय है। LM सर्किट स्पेसिंग, इंडक्शन लूप एरिया (यानी मैग्नेटिक फ्लक्स) और लूप दिशा के प्रति बहुत संवेदनशील है। Therefore, the best balance between compact circuit layout and reduced coupling is the correct alignment of all inductors in the direction.

FIG. 1. It can be seen from magnetic field lines that mutual inductance is related to inductance alignment direction

The direction of circuit B is adjusted so that its current loop is parallel to the magnetic field line of circuit A. इस प्रयोजन के लिए, जितना संभव हो एक दूसरे के लिए लंबवत, कृपया कम शक्ति वाले FSK सुपरहेटरोडाइन रिसीवर मूल्यांकन (EV) बोर्ड (MAX7042EVKIT) (चित्र 2) के सर्किट लेआउट को देखें। The three inductors on the board (L3, L1 and L2) are very close to each other, and their orientation at 0°, 45° and 90° helps to reduce mutual inductance.

चित्रा 2. दो अलग-अलग पीसीबी लेआउट दिखाए गए हैं, जिनमें से एक गलत दिशा (एल 1 और एल 3) में व्यवस्थित है, जबकि दूसरा अधिक उपयुक्त है।

संक्षेप में, निम्नलिखित सिद्धांतों का पालन किया जाना चाहिए:

इंडक्शन स्पेसिंग यथासंभव दूर होनी चाहिए।

इंडक्टर्स के बीच क्रॉसस्टॉक को कम करने के लिए इंडक्टर्स को समकोण पर व्यवस्थित किया जाता है।

युग्मन का नेतृत्व करें

जैसे इंडक्टर्स का उन्मुखीकरण चुंबकीय युग्मन को प्रभावित करता है, वैसे ही युग्मन भी होता है यदि लीड एक-दूसरे के बहुत करीब हों। इस प्रकार की लेआउट समस्या भी उत्पन्न करती है जिसे पारस्परिक संवेदना कहा जाता है। आरएफ सर्किट की सबसे अधिक संबंधित समस्याओं में से एक सिस्टम के संवेदनशील हिस्सों की वायरिंग है, जैसे इनपुट मिलान नेटवर्क, रिसीवर का गुंजयमान चैनल, ट्रांसमीटर का एंटीना मिलान नेटवर्क, आदि।

विकिरण चुंबकीय क्षेत्र को कम करने के लिए वापसी वर्तमान पथ जितना संभव हो सके मुख्य वर्तमान पथ के करीब होना चाहिए। This arrangement helps to reduce the current loop area. रिटर्न करंट के लिए आदर्श कम प्रतिरोध पथ आमतौर पर लेड के नीचे का ग्राउंड क्षेत्र होता है – लूप क्षेत्र को प्रभावी रूप से उस क्षेत्र तक सीमित करता है जहां ढांकता हुआ की मोटाई लीड की लंबाई से गुणा की जाती है। हालांकि, अगर जमीनी क्षेत्र को विभाजित किया जाता है, तो लूप क्षेत्र बढ़ जाता है (चित्र 3)। For leads passing through the split region, the return current will be forced through the high resistance path, greatly increasing the current loop area. This arrangement also makes circuit leads more susceptible to mutual inductance.

चित्रा 3. पूर्ण बड़े क्षेत्र की ग्राउंडिंग सिस्टम के प्रदर्शन को बेहतर बनाने में मदद करती है

एक वास्तविक प्रारंभ करनेवाला के लिए, चुंबकीय क्षेत्र युग्मन पर लीड दिशा का भी महत्वपूर्ण प्रभाव पड़ता है। यदि संवेदनशील सर्किट के लीड एक-दूसरे के करीब होने चाहिए, तो युग्मन को कम करने के लिए लीड को लंबवत रूप से संरेखित करना सबसे अच्छा है (चित्र 4)। If vertical alignment is not possible, consider using a guard line. सुरक्षा तार डिजाइन के लिए, कृपया नीचे ग्राउंडिंग और फिलिंग ट्रीटमेंट सेक्शन देखें।

Figure 4. Similar to Figure 1, shows the possible coupling of magnetic field lines.

To sum up, the following principles should be followed when the plate is distributed:

Complete grounding should be ensured below the lead.

संवेदनशील लीड को लंबवत रूप से व्यवस्थित किया जाना चाहिए।

If the leads must be arranged in parallel, ensure adequate spacing or use guard wires.

Grounding via

आरएफ सर्किट लेआउट के साथ मुख्य समस्या आमतौर पर सर्किट के उप-इष्टतम विशेषता प्रतिबाधा है, जिसमें सर्किट घटक और उनके इंटरकनेक्शन शामिल हैं। एक पतली तांबे की कोटिंग के साथ लेड इंडक्शन वायर के बराबर होता है और आसपास के अन्य लीड के साथ एक वितरित कैपेसिटेंस बनाता है। सीसा छेद से गुजरते समय अधिष्ठापन और समाई गुणों को भी प्रदर्शित करता है।

The through-hole capacitance mainly comes from the capacitance formed between the copper cladding on the side of the through-hole pad and the copper cladding on the ground, separated by a fairly small ring. Another influence comes from the cylinder of the metal perforation itself. परजीवी समाई का प्रभाव आम तौर पर छोटा होता है और आमतौर पर केवल उच्च गति वाले डिजिटल संकेतों में बढ़त भिन्नता का कारण बनता है (जिसकी चर्चा इस पत्र में नहीं की गई है)।

थ्रू-होल का सबसे बड़ा प्रभाव संबंधित इंटरकनेक्शन मोड के कारण होने वाला परजीवी अधिष्ठापन है। Because most metal perforations in RF PCB designs are the same size as lumped components, the effect of electrical perforations can be estimated using a simple formula (FIG. 5) :

Where, LVIA is lumped inductance through hole; H is the height of the throughhole, in inches; D थ्रूहोल का व्यास है, इंच 2 में।

मुद्रित बोर्डों के पीसीबी लेआउट में विभिन्न दोषों से कैसे बचें

अंजीर। 5. पीसीबी क्रॉस सेक्शन छेद संरचनाओं पर परजीवी प्रभाव का अनुमान लगाने के लिए प्रयोग किया जाता है

The parasitic inductance often has a great influence on the connection of bypass capacitors. आदर्श बाईपास कैपेसिटर आपूर्ति क्षेत्र और गठन के बीच उच्च आवृत्ति वाले शॉर्ट सर्किट प्रदान करते हैं, लेकिन गैर-आदर्श थ्रू-छेद गठन और आपूर्ति क्षेत्र के बीच कम संवेदनशीलता पथ को प्रभावित कर सकते हैं। A typical PCB through hole (d = 10 mil, h = 62.5 mil) is approximately equivalent to a 1.34nH inductor. आईएसएम-आरएफ उत्पाद की विशिष्ट ऑपरेटिंग आवृत्ति को देखते हुए, थ्रू-होल संवेदनशील सर्किट जैसे अनुनाद चैनल सर्किट, फिल्टर और मिलान नेटवर्क पर प्रतिकूल प्रभाव डाल सकते हैं।

अन्य समस्याएं उत्पन्न होती हैं यदि संवेदनशील सर्किट छेद साझा करते हैं, जैसे कि π-प्रकार के नेटवर्क की दो भुजाएं। उदाहरण के लिए, लंप्ड इंडक्शन के बराबर एक आदर्श छेद रखकर, समतुल्य योजनाबद्ध मूल सर्किट डिजाइन (छवि 6) से काफी अलग है। As with crosstalk of common current path 3, resulting in increased mutual inductance, increased crosstalk and feed-through.

How to avoid PCB design problems

चित्रा 6. आदर्श बनाम गैर-आदर्श आर्किटेक्चर, सर्किट में संभावित “सिग्नल पथ” हैं।

To sum up, circuit layout should follow the following principles:

Ensure modeling of through-hole inductance in sensitive areas.

The filter or matching network uses independent through-holes.

Note that a thinner PCB copper-clad will reduce the effect of parasitic inductance through the hole.

लीड की लंबाई

मैक्सिम आईएसएम-आरएफ उत्पाद डेटा अक्सर कम से कम संभव उच्च-आवृत्ति इनपुट का उपयोग करने की सिफारिश करता है और आउटपुट नुकसान और विकिरण को कम करता है। दूसरी ओर, इस तरह के नुकसान आमतौर पर गैर-आदर्श परजीवी मापदंडों के कारण होते हैं, इसलिए परजीवी अधिष्ठापन और समाई दोनों सर्किट लेआउट को प्रभावित करते हैं, और कम से कम संभव लीड का उपयोग करने से परजीवी मापदंडों को कम करने में मदद मिलती है। Typically, a 10 mil wide PCB lead with a distance of 0.0625in… From a FR4 board produces an inductance of approximately 19nH/in and a distributed capacitance of approximately 1pF/in. 20nH प्रारंभ करनेवाला और 3pF संधारित्र के साथ LAN/मिक्सर सर्किट के लिए, सर्किट और घटक लेआउट बहुत कॉम्पैक्ट होने पर प्रभावी घटक मूल्य बहुत प्रभावित होगा।

Ipc-d-317a4 in ‘Institute for Printed Circuits’ provides an industry standard equation for estimating various impedance parameters of microstrip PCB. इस दस्तावेज़ को 2003 में IPC-2251 5 द्वारा प्रतिस्थापित किया गया था, जो विभिन्न PCB लीड के लिए अधिक सटीक गणना पद्धति प्रदान करता है। Online calculators are available from a variety of sources, most of which are based on equations provided by IPC-2251. The Electromagnetic Compatibility Lab at Missouri Institute of Technology provides a very practical method for calculating PCB lead impedance 6.

The accepted criteria for calculating the impedance of microstrip lines are:

सूत्र में, r ढांकता हुआ का ढांकता हुआ स्थिरांक है, h स्ट्रैटम से लेड की ऊंचाई है, W लीड की चौड़ाई है, और T लीड मोटाई है (चित्र 7)। जब w/h ०.१ और २.० के बीच होता है और εr १ और १५ के बीच होता है, तो इस सूत्र के परिकलन परिणाम काफी सटीक होते हैं।

Figure 7. This figure is a PCB cross section (similar to Figure 5) and represents the structure used to calculate the impedance of a microstrip line.

In order to evaluate the effect of lead length, it is more practical to determine the detuning effect of ideal circuit by lead parasitical parameters. इस उदाहरण में, हम आवारा समाई और अधिष्ठापन पर चर्चा करते हैं। The standard equation of characteristic capacitance for microstrip lines is:

इसी तरह, उपरोक्त समीकरण का उपयोग करके समीकरण से विशेषता अधिष्ठापन की गणना की जा सकती है:

उदाहरण के लिए, 0.0625in की पीसीबी मोटाई मान लें। (एच = ६२.५ मिलियन), १ औंस कॉपर-कोटेड लेड (टी = १.३५ मिलियन), ०.०१ इंच। (w = 62.5 मिलियन), और एक FR-1 बोर्ड। ध्यान दें कि FR-4 का R आमतौर पर 4.35 फैराड/m (F/m) होता है, लेकिन 4.0F/m से 4.7F/m तक हो सकता है। इस उदाहरण में परिकलित eigenvalues ​​Z0 = 134 , C0 = 1.04pF/in, L0 = 18.7nH/in हैं।

AN ISM-RF डिज़ाइन के लिए, बोर्ड पर लीड की 12.7 मिमी (0.5in) लेआउट लंबाई लगभग 0.5pF और 9.3nH (चित्र 8) के परजीवी पैरामीटर उत्पन्न कर सकती है। रिसीवर के गुंजयमान चैनल (एलसी उत्पाद की भिन्नता) पर इस स्तर पर परजीवी मापदंडों के प्रभाव के परिणामस्वरूप 315 मेगाहर्ट्ज ± 2% या 433.92 मेगाहर्ट्ज ± 3.5% भिन्नता हो सकती है। सीसा के परजीवी प्रभाव के कारण अतिरिक्त समाई और अधिष्ठापन के कारण, 315MHz दोलन आवृत्ति का शिखर 312.17mhz तक पहुँच जाता है, और 433.92mhz दोलन आवृत्ति का शिखर 426.6mhz तक पहुँच जाता है।

Another example is the resonant channel of Maxim’s superheterodyne receiver (MAX7042). The recommended components are 1.2pF and 30nH at 315MHz; At 433.92MHz, it is 0pF and 16nH. समीकरण का उपयोग करके गुंजयमान सर्किट की दोलन आवृत्ति की गणना करें:

प्लेट के गुंजयमान सर्किट के मूल्यांकन में पैकेज और लेआउट के परजीवी प्रभाव शामिल होने चाहिए, और 7.3MHz गुंजयमान आवृत्ति की गणना करते समय परजीवी पैरामीटर क्रमशः 7.5PF और 315PF हैं। ध्यान दें कि एलसी उत्पाद गांठदार समाई का प्रतिनिधित्व करता है।

संक्षेप में, निम्नलिखित सिद्धांतों का पालन किया जाना चाहिए:

लीड को जितना हो सके छोटा रखें।

कुंजी सर्किट को यथासंभव डिवाइस के करीब रखें।

मुख्य घटकों को वास्तविक लेआउट परजीवीवाद के अनुसार मुआवजा दिया जाता है।

ग्राउंडिंग और भरने का उपचार

The grounding or power layer defines a common reference voltage that supplies power to all parts of the system through a low resistance path. इस तरह से सभी विद्युत क्षेत्रों को समान करने से एक अच्छा परिरक्षण तंत्र तैयार होता है।

प्रत्यक्ष धारा हमेशा कम प्रतिरोध पथ के साथ प्रवाहित होती है। उसी तरह, उच्च-आवृत्ति धारा अधिमानतः सबसे कम प्रतिरोध वाले पथ से बहती है। So, for a standard PCB microstrip line above the formation, the return current tries to flow into the ground region directly below the lead. As described in the lead coupling section above, the cut ground area introduces various noises that increase crosstalk either through magnetic field coupling or by converging currents (Figure 9).

मुद्रित बोर्डों के पीसीबी लेआउट में विभिन्न दोषों से कैसे बचें

FIG. 9. Keep the formation intact as much as possible, otherwise the return current will cause crosstalk.

Filled ground, also known as guard lines, is commonly used in circuits where continuous grounding is difficult to lay or where shielding sensitive circuits is required (FIG. 10). The shielding effect can be increased by placing grounding holes (i.e. hole arrays) at both ends of the lead or along the lead. 8. वापसी वर्तमान पथ प्रदान करने के लिए डिज़ाइन किए गए लीड के साथ गार्ड वायर को न मिलाएं। यह व्यवस्था क्रॉसस्टॉक पेश कर सकती है।

मुद्रित बोर्डों के पीसीबी लेआउट में विभिन्न दोषों से कैसे बचें

अंजीर। 10. आरएफ प्रणाली के डिजाइन को तांबे के तारों को तैरने से बचना चाहिए, खासकर अगर तांबे की शीथिंग की आवश्यकता हो।

कॉपर-क्लैड क्षेत्र केवल एक छोर पर ग्राउंडेड (फ्लोटिंग) या ग्राउंडेड नहीं है, जो इसकी प्रभावशीलता को प्रतिबंधित करता है। In some cases, it can cause unwanted effects by forming parasitic capacitance that changes the impedance of the surrounding wiring or creates a “latent” path between circuits. संक्षेप में, यदि लगातार चढ़ाना मोटाई सुनिश्चित करने के लिए सर्किट बोर्ड पर कॉपर क्लैडिंग (गैर-सर्किट सिग्नल वायरिंग) का एक टुकड़ा रखा जाता है। कॉपर-क्लैड क्षेत्रों से बचा जाना चाहिए क्योंकि वे सर्किट डिजाइन को प्रभावित करते हैं।

अंत में, एंटीना के पास किसी भी जमीनी क्षेत्र के प्रभावों पर विचार करना सुनिश्चित करें। किसी भी मोनोपोल एंटीना में सिस्टम संतुलन के हिस्से के रूप में जमीनी क्षेत्र, वायरिंग और छेद होंगे, और गैर-आदर्श संतुलन वायरिंग एंटीना (विकिरण टेम्पलेट) की विकिरण दक्षता और दिशा को प्रभावित करेगी। Therefore, the ground area should not be placed directly below the monopole PCB lead antenna.

संक्षेप में, निम्नलिखित सिद्धांतों का पालन किया जाना चाहिए:

जहां तक ​​संभव हो निरंतर और कम प्रतिरोध वाले ग्राउंडिंग जोन प्रदान करें।

फिलिंग लाइन के दोनों सिरों को ग्राउंड किया गया है, और जहाँ तक संभव हो एक थ्रू-होल ऐरे का उपयोग किया जाता है।

तांबे के तार को आरएफ सर्किट के पास न तैरें, तांबे को आरएफ सर्किट के आसपास न रखें।

यदि सर्किट बोर्ड में कई परतें होती हैं, तो जब सिग्नल केबल एक तरफ से दूसरी तरफ जाती है, तो छेद के माध्यम से जमीन बिछाना सबसे अच्छा होता है।

अत्यधिक क्रिस्टल समाई

परजीवी समाई क्रिस्टल आवृत्ति को लक्ष्य मान 9 से विचलित करने का कारण बनेगी। इसलिए, क्रिस्टल पिन, पैड, तार, या आरएफ उपकरणों के कनेक्शन के आवारा समाई को कम करने के लिए कुछ सामान्य दिशानिर्देशों का पालन किया जाना चाहिए।

निम्नलिखित सिद्धांतों का पालन किया जाना चाहिए:

क्रिस्टल और आरएफ डिवाइस के बीच का कनेक्शन जितना संभव हो उतना छोटा होना चाहिए।

जहां तक ​​हो सके तारों को एक दूसरे से दूर रखें।

यदि शंट परजीवी धारिता बहुत बड़ी है, तो क्रिस्टल के नीचे के ग्राउंडिंग क्षेत्र को हटा दें।

प्लानर वायरिंग इंडक्शन

Planar wiring or PCB spiral inductors are not recommended. Typical PCB manufacturing processes have certain inaccuracies, such as width and space tolerances, which greatly affect the accuracy of component values. इसलिए, अधिकांश नियंत्रित और उच्च क्यू प्रेरक घाव प्रकार के होते हैं। दूसरे, आप बहुपरत सिरेमिक प्रारंभ करनेवाला चुन सकते हैं, बहुपरत चिप संधारित्र निर्माता भी इस उत्पाद को प्रदान करते हैं। फिर भी, कुछ डिजाइनर सर्पिल इंडक्टर्स चुनते हैं जब उन्हें करना होता है। The standard formula for calculating planar spiral inductance is usually Wheeler’s formula 10:

जहाँ, a कुण्डली की औसत त्रिज्या है, इंच में; एन घुमावों की संख्या है; C कॉइल कोर (राउटर-रिनर) की चौड़ाई इंच में है। जब कॉइल सी “0.2 ए 11, गणना पद्धति की सटीकता 5% के भीतर होती है।

वर्ग, हेक्सागोनल, या अन्य आकृतियों के सिंगल-लेयर सर्पिल इंडक्टर्स का उपयोग किया जा सकता है। एकीकृत सर्किट वेफर्स पर प्लानर इंडक्शन के मॉडल के लिए बहुत अच्छे अनुमान पाए जा सकते हैं। इस लक्ष्य को प्राप्त करने के लिए, मानक व्हीलर फॉर्मूला को छोटे आकार और वर्ग आकार 12 के लिए उपयुक्त विमान अधिष्ठापन अनुमान विधि प्राप्त करने के लिए संशोधित किया गया है।

जहां, भरने का अनुपात है:; एन घुमावों की संख्या है, और डीएवीजी औसत व्यास है:। वर्गाकार हेलिकॉप्टरों के लिए, K1 = 2.36, K2 = 2.75।

इस प्रकार के प्रारंभ करनेवाला का उपयोग करने से बचने के कई कारण हैं, जो आमतौर पर स्थान की सीमाओं के कारण कम अधिष्ठापन मूल्यों में परिणत होते हैं। The main reasons for avoiding planar inductors are limited geometry and poor control of critical dimensions, which makes it impossible to predict inductor values. इसके अलावा, पीसीबी उत्पादन के दौरान वास्तविक अधिष्ठापन मूल्यों को नियंत्रित करना मुश्किल होता है, और अधिष्ठापन भी सर्किट के अन्य हिस्सों में युगल शोर करता है।