Sgiliau dylunio cylched PCB design process

General PCB basic design process is as follows: preliminary preparation – >; PCB structure design -& GT; Cynllun PCB – & gt; Gwifrau – & gt; Optimeiddio llwybro ac argraffu sgrin -> Arolygiadau rhwydwaith ac DRC ac arolygiadau strwythurol -> Plate making.

Yn gyntaf: paratoi. This includes preparing component libraries and schematics. “To do good work, must first sharpen its device”, to make a good board, in addition to the principle of good design, but also draw well. Cyn dylunio PCB, dylid paratoi llyfrgell gydrannau SCH sgematig a llyfrgell gydran PCB yn gyntaf. Peotel libraries can be used, but in general it is difficult to find a suitable library, it is best to make your own library according to the standard size information of the selected device. Mewn egwyddor, gwnewch lyfrgell gydrannau PCB yn gyntaf, ac yna llyfrgell gydrannau SCH. Mae gofynion llyfrgell cydrannau PCB yn uchel, mae’n effeithio’n uniongyrchol ar osodiad y bwrdd; Mae gofynion llyfrgell gydrannau SCH yn gymharol rhydd, cyhyd â bod sylw yn cael ei roi i’r diffiniad o briodoleddau pin a’r berthynas gyfatebol â chydrannau PCB. PS: Sylwch ar y pinnau cudd yn y llyfrgell safonol. Yna mae’r dyluniad sgematig, yn barod i wneud dyluniad PCB.

Ail: Dyluniad strwythurol PCB. Yn y cam hwn, yn ôl maint y bwrdd cylched a lleoliad mecanyddol, mae wyneb bwrdd PCB yn cael ei dynnu yn amgylchedd dylunio PCB, a gosodir cysylltwyr, botymau / switshis, tyllau sgriwiau, tyllau cydosod ac ati yn unol â’r gofynion lleoli. And fully consider and determine the wiring area and non-wiring area (such as how much of the screw hole around the non-wiring area).

Trydydd: cynllun PCB. Layout is basically putting devices on a board. Ar y pwynt hwn, os yw’r holl waith paratoi a grybwyllir uchod yn cael ei wneud, gellir cynhyrchu’r tabl rhwydwaith ar y diagram sgematig (Dylunio->; CreateNetlist), ac yna mewnforio’r tabl rhwydwaith ar y diagram PCB (design-gt; LoadNets). Gwelwch ganolbwynt dyfais y pentwr cyfan i fyny, rhwng y pinnau a chysylltiad prydlon y llinell hedfan. Yna gallwch chi osod y ddyfais allan. Gwneir y cynllun cyffredinol yn unol â’r egwyddorion canlynol:

(1). According to the electrical performance reasonable partition, generally divided into: digital circuit area (that is, afraid of interference, and interference), analog circuit area

(fear of interference), power drive area (interference source);

(2). Cwblhewch yr un swyddogaeth o’r gylched, dylid ei osod mor agos â phosib, ac addasu’r cydrannau i sicrhau’r cysylltiad mwyaf syml; At the same time, adjust the relative position between the functional blocks to make the connection between the functional blocks the most concise;

(3). Dylid ystyried lleoliad gosod a dwyster gosod ar gyfer cydrannau â màs mawr; Dylai’r elfen wresogi gael ei gwahanu oddi wrth yr elfen sy’n sensitif i dymheredd, ac os oes angen, dylid ystyried mesurau darfudiad thermol;

(4). Dyfais gyrru I / O mor agos â phosib i ymyl y plât argraffu, yn agos at y cysylltydd allfa;

(5). Clock generator (such as: crystal oscillator or clock oscillator) should be as close as possible to the device using the clock;

6. In each integrated circuit between the power input pin and the ground, need to add a decoupling capacitor (generally using high frequency good monolithic capacitor); Gellir gosod cynhwysydd tantalwm hefyd o amgylch sawl cylched integredig pan fydd gofod y bwrdd cylched yn dynn.

Pob tirfeddiannwr. Coil cyfnewid i ychwanegu deuod rhyddhau (gall 1N4148 fod);

Today. Dylai’r gofynion cynllun fod yn gytbwys, yn drwchus ac yn drefnus, heb fod yn drwm neu’n drwm

– Dylid rhoi sylw arbennig i faint gwirioneddol (arwynebedd ac uchder) y cydrannau a lleoliad cymharol y cydrannau wrth osod y cydrannau i sicrhau perfformiad trydanol y bwrdd cylched a dichonoldeb a hwylustod cynhyrchu a gosod. Ar yr un pryd, dylid adlewyrchu’r egwyddorion uchod

O dan y rhagosodiad, addaswch leoliad dyfeisiau yn briodol i’w gwneud yn dwt a hardd. Er enghraifft, dylid gosod yr un dyfeisiau yn dwt ac i’r un cyfeiriad, yn lle cael eu “gwasgaru ar hap”. Mae’r cam hwn yn ymwneud ag anhawster ffigur annatod y bwrdd a’r radd weirio nesaf, eisiau treulio ymdrech fawr i ystyried hynny. Pan fydd y cynllun, gall wneud gwifrau rhagarweiniol yn gyntaf i le nad yw’n eithaf cadarnhaol, gan roi ystyriaeth ddigonol.

Pedwerydd: weirio. Gwifrau yw’r broses bwysicaf mewn dylunio PCB. Bydd hyn yn effeithio’n uniongyrchol ar berfformiad bwrdd PCB. Yn y broses o ddylunio PCB, yn gyffredinol mae gan weirio dair lefel o raniad: y cyntaf yw’r dosbarthiad, sef gofyniad mwyaf sylfaenol dylunio PCB. If the line is not cloth, get everywhere is flying line, it will be a unqualified board, can say that there is no entry. The second is the satisfaction of electrical performance. Dyma’r safon i fesur a yw bwrdd cylched printiedig yn gymwys. Mae hyn ar ôl y dosbarthiad, addaswch y gwifrau yn ofalus, fel y gall gyflawni’r perfformiad trydanol gorau. Yna mae estheteg. Os oedd eich brethyn gwifrau wedi’u cysylltu, nid oes gennych y lle hefyd sy’n effeithio ar berfformiad offer trydan, ond edrychwch heibio’n ddisylw, ychwanegwch liw lliwgar, lliw llachar, sy’n cyfrifo sut mae perfformiad eich teclyn trydan yn dda, dal i fod yn sbwriel mewn llygaid eraill. Daw hyn ag anghyfleustra mawr i brofi a chynnal a chadw. Dylai gwifrau fod yn dwt ac yn unffurf, nid yn grisscross heb reolau. Dylai’r rhain i gyd gael eu cyflawni yng nghyd-destun sicrhau perfformiad trydanol a chwrdd â gofynion unigol eraill, fel arall mae rhoi’r gorau i’r hanfod. Dylid gwifrau yn unol â’r egwyddorion canlynol:

(1). Yn gyffredinol, dylid cyfeirio’r cebl pŵer a’r cebl daear yn gyntaf i sicrhau perfformiad trydanol y bwrdd cylched. Yn y cwmpas y mae’r cyflwr hwnnw’n ei ganiatáu, ehangu lled y cyflenwad pŵer, gwifren ddaear cyn belled ag y bo modd, mae’n well bod gwifren ddaear yn ehangach na llinell bŵer, eu perthynas yw: gwifren ddaear> llinell bŵer> llinell signal, fel arfer lled y llinell signal yw : 0.2 ~ 0.3mm, gall y lled tenau gyrraedd 0.05 ~ 0.07mm, y llinell bŵer yw 1.2 ~ 2.5mm yn gyffredinol. Gellir defnyddio PCB cylched ddigidol mewn cylched gyda dargludyddion daear llydan, hynny yw, rhwydwaith daear. (Ni ellir defnyddio tir analog fel hyn.)

(2). O flaen llaw, dylai gofynion caeth gwifren (megis llinell amledd uchel) ar gyfer gwifrau, mewnbwn ac allbwn llinell ochr osgoi cyfochrog gyfagos, er mwyn peidio â chynhyrchu ymyrraeth adlewyrchu. Pan fo angen, dylid ychwanegu gwifren ddaear i ynysu, a dylai gwifrau dwy haen gyfagos fod yn berpendicwlar i’w gilydd, sy’n hawdd cynhyrchu cyplydd parasitig yn gyfochrog.

(3). Dylai’r tai oscillator gael eu seilio, a dylai llinell y cloc fod mor fyr â phosibl, ac ni ddylai ymledu ledled y lle. O dan gylched osciliad y cloc, dylai’r cylched rhesymeg cyflym arbennig gynyddu arwynebedd y ddaear, ac ni ddylai fynd i linellau signal eraill, fel bod y maes trydan o’i amgylch yn tueddu i sero;

(4). Er mwyn lleihau ymbelydredd signal amledd uchel, dylid defnyddio llinell doredig 45O cyn belled ag y bo modd, yn lle llinell doredig 90O. (Mae gofynion uchel y llinell hefyd yn defnyddio arc dwbl)

(5). Ni ddylai unrhyw linell signal ffurfio dolen, os na ellir ei hosgoi, dylai dolen fod mor fach â phosibl; Dylai’r llinell signalau trwy’r twll fod cyn lleied â phosibl;

6. Dylai’r llinell allweddol fod yn fyr ac yn drwchus, gyda diogelwch ar y ddwy ochr.

Pob tirfeddiannwr. Pan drosglwyddir y signal sensitif a’r signal maes sŵn trwy gebl gwastad, defnyddir y dull “signal daear – signal daear”.

Today. Dylid cadw pwyntiau prawf ar gyfer signalau allweddol i hwyluso profion cynhyrchu a chynnal a chadw

Rhwbiad enw anifail anwes. Ar ôl cwblhau gwifrau diagram sgematig, dylid optimeiddio’r gwifrau; Ar yr un pryd, ar ôl i’r gwiriad rhwydwaith rhagarweiniol a gwiriad DRC fod yn gywir, mae’r wifren ddaear yn cael ei llenwi yn yr ardal heb weirio, a defnyddir ardal fawr o haen gopr fel gwifren ddaear, ac mae’r lleoedd nas defnyddiwyd yn gysylltiedig â’r ddaear fel gwifren ddaear ar y bwrdd printiedig. Neu ei wneud yn fwrdd aml-haen, cyflenwad pŵer, llinell sylfaen bob un yn meddiannu haen.

– Gofynion proses weirio PCB

(1). llinell

Yn gyffredinol, lled y llinell signal yw 0.3mm (12mil), a lled y llinell bŵer yw 0.77mm (30mil) neu 1.27mm (50mil). Llinell gyda

Dylai’r pellter rhwng llinellau a rhwng llinellau a phadiau fod yn fwy na neu’n hafal i 0.33mm (13mil). O’i gymhwyso’n ymarferol, dylid ystyried ei fod yn cynyddu’r pellter pan fydd amodau’n caniatáu; Pan fydd dwysedd y ceblau yn uchel, fe’ch cynghorir (ond nid argymhellir) i ddefnyddio dau gebl rhwng pinnau IC. Mae lled y ceblau yn 0.254mm (10mil), ac nid yw’r pellter rhwng y ceblau yn llai na 0.254mm (10mil).

O dan amgylchiadau arbennig, pan fydd pin y ddyfais yn drwchus a’r lled yn gul, gellir lleihau lled y llinell a’r bylchau llinell yn briodol.

(2). PAD (PAD)

Gofynion sylfaenol PAD a thwll trosglwyddo (VIA) yw: mae diamedr PAD yn fwy na 0.6mm na diamedr y twll; Er enghraifft, gwrthyddion, cynwysyddion a chylchedau integredig math pin cyffredinol, gan ddefnyddio maint disg / twll 1.6mm / 0.8mm (63mil / 32mil), soced, pin a deuod 1N4007, gan ddefnyddio 1.8mm / 1.0mm (71mil / 39mil). O’i gymhwyso’n ymarferol, dylid ei bennu yn ôl maint y cydrannau gwirioneddol. Os oes amodau ar gael, gellir cynyddu maint y pad yn briodol. Dylai agorfa gosod y cydrannau a ddyluniwyd ar fwrdd y PCB fod tua 0.2 ~ 0.4mm yn fwy na maint gwirioneddol y pinnau.

(3). Trwy dwll (VIA)

Yn gyffredinol 1.27mm / 0.7mm (50mil / 28mil);

Pan fydd dwysedd y gwifrau’n uchel, gellir lleihau maint y twll yn briodol, ond heb fod yn rhy fach, gall ystyried 1.0mm / 0.6mm (40mil / 24mil).

(4). Gofynion bylchau ar gyfer padiau, gwifrau a thyllau drwodd

PADandVIA: ≥0.3mm (12mil)

PADandPAD: ≥0.3mm (12mil)

PADandTRACK: ≥0.3mm (12mil)

TRACKandTRACK: ≥0.3mm (12mil)

Pan fo’r dwysedd yn uchel:

PADandVIA: ≥0.254mm (10mil)

PADandPAD: ≥0.254mm (10mil)

PADandTRACK: ≥0.254mm (10mil)

TRACKandTRACK: ≥0.254mm (10mil)

Pumed: optimeiddio gwifrau ac argraffu sgrin. “Nid oes gorau, dim ond gwell”! Waeth faint o ymdrech rydych chi’n ei roi yn y dyluniad, pan fyddwch chi wedi gwneud, edrychwch arno eto, a byddwch chi’n dal i deimlo y gallwch chi newid llawer. Rheol ddylunio gyffredinol yw bod y gwifrau gorau posibl yn cymryd dwywaith cyhyd â’r gwifrau cychwynnol. Unwaith y byddwch chi’n teimlo nad oes angen trwsio unrhyw beth, gallwch chi osod copr. PolygonPlane). Gan osod copr yn gyffredinol yn gosod gwifren ddaear (rhowch sylw i wahanu tir analog a digidol), efallai y bydd angen i fwrdd amlhaenog osod pŵer hefyd. Ar gyfer argraffu sgrin, dylem dalu sylw i beidio â chael ein rhwystro gan y ddyfais na’i dynnu gan y twll a’r pad. Ar yr un pryd, dyluniad i wynebu wyneb y gydran, dylai gwaelod y gair fod yn brosesu drych, er mwyn peidio â drysu’r lefel.

Chweched: gwiriad a gwiriad strwythur a rhwydwaith DRC. Yn gyntaf, ar y rhagdybiaeth bod y dyluniad sgematig yn gywir, mae’r ffeiliau rhwydwaith PCB a gynhyrchir a’r ffeiliau rhwydwaith sgematig yn NETCHECK ar gyfer perthynas cysylltiad corfforol, ac mae’r dyluniad yn cael ei newid yn amserol yn ôl canlyniadau’r ffeil allbwn i sicrhau cywirdeb perthynas cysylltiad gwifrau; Ar ôl i’r gwiriad rhwydwaith gael ei basio’n gywir, bydd gwiriad DRC yn cael ei gynnal ar ddyluniad PCB, a bydd y dyluniad yn cael ei newid yn unol â chanlyniadau’r ffeil allbwn mewn pryd i sicrhau perfformiad trydanol gwifrau PCB. Yn olaf, dylid gwirio a chadarnhau strwythur gosod mecanyddol PCB ymhellach.

Seithfed: gwneud platiau. It is best to have a review process before doing so.

Mae dyluniad PCB yn brawf o feddwl y gwaith, sy’n agos at y meddwl, profiad uchel, mae dyluniad y bwrdd yn dda. Felly dylai’r dyluniad fod yn hynod ofalus, ystyried ffactorau pob agwedd yn llawn (megis hwyluso cynnal a chadw ac archwilio hyn nad yw llawer o bobl yn ei ystyried), rhagoriaeth, yn gallu dylunio bwrdd da.