In PCB Design, Drot ass e wichtege Schrëtt fir de Produktdesign ze kompletéieren. Et kann gesot ginn datt déi vireg Virbereedunge dofir gemaach ginn. Am ganze PCB huet de Verdrahtungsdesignprozess déi héchst Limit, déi feinste Fäegkeeten an déi gréissten Aarbechtsbelaaschtung. PCB wiring ëmfaasst Single-dofir wiring, duebel-dofir wiring an multilayer wiring. Et ginn och zwou Weeër vun wiring: automatesch wiring an interaktiv wiring. Virun automatesch wiring, Dir kënnt interaktiv benotzen der méi exigent Linnen Virwaat. D’Kante vum Input Enn an dem Output Enn sollen nieft dem Parallel vermeit ginn fir Reflexiounsinterferenz ze vermeiden. Wann néideg, soll de Buedem Drot fir Isolatioun dobäi ginn, an der wiring vun zwee ugrenzend Schichten soll senkrecht op all aner ginn. Parasitesch Kupplung ass einfach parallel ze geschéien.

De Layoutrate vun der automatescher Routing hänkt vun engem gudde Layout of. D’Routingregele kënne virausgesat ginn, dorënner d’Zuel vun de Béiezäiten, d’Zuel vun de Vias an d’Zuel vun de Schrëtt. Generell, entdeckt d’Warpverdrahtung fir d’éischt, verbënnt séier déi kuerz Drot, a maacht dann d’Labyrinth-Verdrahtung. Als éischt ass d’Verdrahtung, déi geluecht gëtt, optimiséiert fir de globale Verkabelungswee. Et kann déi geluecht Drot trennen wéi néideg. A probéiert nei Drot fir de Gesamteffekt ze verbesseren.

Déi aktuell héich-Dicht PCB Design huet gefillt, datt d’duerch-Lach net gëeegent ass, an et Offall vill wäertvoll wiring Channels. Fir dës Widdersproch ze léisen, sinn blann a begruewe Lach Technologien entstanen, déi net nëmmen d’Roll vum Duerchschnëtt erfëllen. Et spuert och vill Kabelkanäl fir de Verdrahtungsprozess méi bequem, glatter a méi komplett ze maachen. De PCB Board Design Prozess ass e komplexen an einfache Prozess. Fir et gutt ze beherrschen, ass e groussen elektroneschen Ingenieursdesign erfuerderlech. Nëmme wann d’Personal et selwer erlieft, kënne se déi richteg Bedeitung dovun kréien.

1 Behandlung vun Energieversuergung a Buedem Drot

Och wann d’Verdrahtung am ganze PCB Board ganz gutt ofgeschloss ass, wäert d’Interferenz, déi duerch déi falsch Iwwerleeung vun der Energieversuergung an dem Buedemdraht verursaacht gëtt, d’Leeschtung vum Produkt reduzéieren, an heiansdo souguer den Erfollegsquote vum Produkt beaflossen. Dofir sollt d’Verdrahtung vun den elektreschen a Buedemdrähten eescht geholl ginn, an d’Geräischinterferenz generéiert vun den elektreschen a Buedemdrähte soll miniméiert ginn fir d’Qualitéit vum Produkt ze garantéieren.

All Ingenieur, deen am Design vun elektronesche Produkter engagéiert ass, versteet d’Ursaach vum Kaméidi tëscht dem Buedemdraht an dem Stroumdraht, an elo gëtt nëmmen déi reduzéiert Geräischer Ënnerdréckung beschriwwen:

(1) Et ass bekannt fir en Ofkupplungskondensator tëscht der Energieversuergung an dem Buedem ze addéieren.

(2) Breet d’Breet vun der Kraaft a Buedem Drot sou vill wéi méiglech, am léifsten ass de Buedem Drot méi breet wéi de Stroum Drot, hir Relatioun ass: Buedem Drot> Stroum Drot> Signal Drot, normalerweis d’Signal Drot Breet ass: 0.2～ 0.3 mm, am meeschten Déi schlank Breet kann 0.05 ~ 0.07 mm erreechen, an d’Netzkabel ass 1.2 ~ 2.5 mm

Fir de PCB vum digitale Circuit kann e breet Buedemdraht benotzt ginn fir eng Loop ze bilden, dat heescht e Buedemnetz ze bilden fir ze benotzen (de Buedem vum Analog Circuit kann net op dës Manéier benotzt ginn)

(3) Benotzt eng grouss Fläch Koffer Layer als Buedem Drot, a Verbindung der onbenotzt Plazen op der gedréckt Circuit Verwaltungsrot op de Buedem als Buedem Drot. Oder et kann zu engem Multilayer Board gemaach ginn, an d’Energieversuergung an d’Buedemleit besetzen all eng Schicht.

2 Gemeinsam Buedem Veraarbechtung vun digitale Circuit an Analog Circuit

Vill PCBs sinn net méi Single-Funktioun Kreesleef (digital oder Analog Kreesleef), mä besteet aus enger Mëschung aus digital an Analog Kreesleef. Dofir ass et néideg der géigesäiteger Amëschung tëscht hinnen ze betruecht wann wiring, virun allem de Kaméidi Stéierungen um Buedem Drot.

D’Frequenz vum digitale Circuit ass héich, an d’Sensibilitéit vum Analog Circuit ass staark. Fir d’Signallinn soll d’Héichfrequenz Signallinn sou wäit wéi méiglech vum sensiblen Analog Circuit Apparat ewech sinn. Fir d’Buedemleitung huet de ganze PCB nëmmen een Node fir d’Äussewelt, sou datt de Problem vum digitalen an analoge gemeinsame Buedem muss bannent der PCB behandelt ginn, an den digitale Buedem an den analoge Buedem am Board sinn tatsächlech getrennt a si sinn net mateneen ugeschloss, mee um Interface (wéi Stecker, etc.) déi PCB mat der Äussewelt verbënnt. Et gëtt eng kuerz Verbindung tëscht dem digitale Buedem an dem analoge Buedem. Maacht weg datt et nëmmen ee Verbindungspunkt gëtt. Et ginn och net-gemeinsame Grënn op der PCB, déi vum System Design bestëmmt ass.

3 D’Signallinn gëtt op der elektrescher (Buedem) Schicht geluecht

Am Multi-Layer gedréckt Verwaltungsrot wiring, well et sinn net vill Dréit ofgepëtzt an der Signal Linn Layer, déi net geluecht goufen, méi Schichten bäidroen Offall an Erhéijung vun der Produktioun Aarbechtslaascht, an d’Käschte wäerten entspriechend Erhéijung. Fir dës Widdersproch ze léisen, kënnt Dir d’Verkabelung op der elektrescher (Buedem) Schicht betruechten. D’Muechtschicht sollt als éischt berücksichtegt ginn, an d’Buedschicht zweet. Well et ass am beschten d’Integritéit vun der Formatioun ze erhaalen.

4 Behandlung vun Verbindung Been an grouss Fläch Dirigenten

A grousser Fläch Buedem (Stroum) sinn d’Been vun gemeinsam Komponente ugeschloss. D’Behandlung vun de Verbindungsbeen muss ëmfaassend berücksichtegt ginn. Wat d’elektresch Leeschtung ugeet, ass et besser d’Pads vun de Been vun de Komponenten op d’Kupferfläch ze verbannen. Et ginn e puer ongewollte verstoppte Gefore beim Schweißen an der Assemblée vu Komponenten, sou wéi: ① Schweißen erfuerdert High-Power Heizungen. ② Et ass einfach virtuell solder Gelenker ze verursaachen. Dofir gi béid elektresch Leeschtung a Prozessfuerderunge a Kräizmuster Pads gemaach, Hëtztschëlder genannt, allgemeng bekannt als thermesch Pads (Thermal), sou datt virtuelle Lötverbindunge kënne generéiert ginn wéinst exzessive Querschnitthëtzt wärend dem Löt. Sex ass staark reduzéiert. D’Veraarbechtung vum Kraaft (Buedem) Been vum Multilayer Board ass d’selwecht.

5 D’Roll vum Netzwierksystem am Verkabelung

A ville CAD Systemer gëtt d’Verdranung vum Netzsystem bestëmmt. D’Gitter ass ze dicht an de Wee ass eropgaang, awer de Schrëtt ass ze kleng, an d’Quantitéit vun Daten am Feld ass ze grouss. Dëst wäert zwangsleefeg méi héich Ufuerderunge fir de Späicherplatz vum Apparat hunn, an och d’Rechengeschwindegkeet vun de Computer-baséiert elektronesche Produkter. Groussen Afloss. E puer Weeër sinn ongëlteg, sou wéi déi vun de Pads vun de Komponentebeen besat oder duerch Montéierungslächer a fixe Lächer. Ze sparse Gitter an ze wéineg Kanäl hunn e groussen Impakt op d’Verdeelungsquote. Dofir muss et e gutt beschiedegt a raisonnabel Gittersystem sinn fir d’Verdrahtung z’ënnerstëtzen.

D’Distanz tëscht de Been vun de Standardkomponenten ass 0.1 Zoll (2.54 mm), sou datt d’Basis vum Gittersystem allgemeng op 0.1 Zoll (2.54 mm) oder eng integral Multiple vu manner wéi 0.1 Zoll gesat gëtt, sou wéi: 0.05 Zoll, 0.025 Zoll, 0.02 Zoll etc.

6 Design Rule Check (DRC)

Nodeems de Wiring Design fäerdeg ass, ass et néideg fir suergfälteg z’iwwerpréiwen ob de Wiring Design de Reegele vum Designer entsprécht, a gläichzäiteg ass et néideg ze bestätegen ob d’Regele gesat den Ufuerderunge vum gedréckte Board Produktiounsprozess entspriechen. Déi allgemeng Inspektioun huet déi folgend Aspekter:

(1) Ob d’Distanz tëscht Linn a Linn, Linn a Komponent Pad, Linn an duerch Lach, Komponent Pad an duerch Lach, duerch Lach an duerch Lach raisonnabel ass, an ob et der Produktioun Ufuerderunge meets.

(2) Ass d’Breet vun der Stroumleitung an der Grondlinn passend? Ass d’Energieversuergung an d’Buedemleitung enk gekoppelt (niddereg Welleimpedanz)? Gëtt et eng Plaz am PCB wou de Buedem Drot erweidert ginn?

(3) Ob déi bescht Moossname fir d’Schlësselsignallinne geholl goufen, sou wéi déi kuerst Längt, gëtt d’Schutzlinn bäigefüügt, an d’Inputlinn an d’Ausgangslinn sinn kloer getrennt.

(4) Ob et getrennte Buedemdrähte fir den analoge Circuit an den digitale Circuit sinn.

(5) Ob d’Grafiken (wéi Ikonen an Annotatiounen) op de PCB bäigefüügt gëtt Signal kuerz Circuit.

(6) Änneren e puer ongewollt linear Formen.

(7) Gëtt et eng Prozess Linn op der PCB? Ob d’Lötmaske den Ufuerderunge vum Produktiounsprozess entsprécht, ob d’Lötmaskegréisst entspriechend ass, an ob de Charakter Logo op den Apparatpad gedréckt gëtt, fir net d’Qualitéit vun der elektrescher Ausrüstung ze beaflossen.

(8) Ob de baussenzege Frame Rand vun der Muecht Buedem Schicht am Multilayer Verwaltungsrot reduzéiert ass, wéi d’Kupferfolie vun der Muecht Buedem Layer baussent der Verwaltungsrot ausgesat, déi e Kuerzschluss verursaache kann.