Ee vun den heefegste Feeler gemaach wärend PCB Fabrikatioun ass déi falsch hierarchesch Uerdnung, déi de ganze Prozess verursaache kann. De PCB Versammlungsprozess kann aus enger elektrescher Kontinuitéitssiicht funktionnéieren, och duerch elektresch Inspektioun. Am Design sinn d’Uerdnung vum Fliger an d’Signalschicht an d’Distanz tëscht ugrenzende Schichten wichteg.
Fir sécherzestellen datt d’Produktiounsinformatioun noutwendeg ass fir déi korrekt visuell Inspektioun vun der Layerveraarbechtung auszeféieren, musse PCB Designer déi richteg Kupfercharakteristike an d’Fabrikatiounsdaten designen, dat heescht fir déi richteg Kaskaduerdnung z’erreechen. Dës Kupferfeatures bidden e Mechanismus fir d’final Komponenten z’iwwerpréiwen, eemol déi intern Q&A Kontrollen ausgefouert ginn, déi an d’Fabrikatiounsanlag gebotzt ginn.
ipcb
Layer Unerkennung?
Déi éischt Funktioun vum Kupfer, deen zu all Layer bäigefüügt ass, ass d’Schichtuerdnung relativ zu allen anere Schichten z’identifizéieren. All Schicht kritt eng Schichtnummer, déi direkt an de Koffer geëtzt gëtt, wat seng Positioun an der Kaskad bezeechent, an d’Schichtnummer muss am Beräich vun der fäerdeger Platte abegraff sinn. Schichten solle no beim Rand vum Bord sinn sou datt se net mat den elektresche Charakteristike vum Circuit stéieren. Et kann d’Form vun enger eenzeger Nummer op all Layer huelen. Awer d’Zuelen kënnen net opstapelen. Wann all Checkcharts gestapelt sinn, musse se kloer siichtbar sinn wann se vun uewen erof gesi ginn.
Schichten ginn normalerweis a véiereckege Këschte plazéiert fir einfach Identifikatioun. Ewechzehuelen d’Schweißmaske an d’Bildschirmfunktioun aus der Regioun ronderëm d’Schichten fir d’Schichten ze erliichteren duerch de komplette PCB duerch d’Inspektioun Liichtquell hannert der Assemblée. Schichten kënnen net mat enger Schicht op der Kupferfunktioun verbonne sinn, sou wéi d’Muechtschicht oder de Polygon.
Wéi garantéiert de richtege Stack am PCB Design
D’Zuel vun de Schichten, déi an all Schicht vu Kupfergeometrie geëtzt sinn
Wéi garantéiert de richtege Stack am PCB Design
Weist d’Zuel vun de Schichten, déi duerch d’Lodermaschinn ewechgeholl goufen fir visuell Inspektioun
PCB Stack an Testrails?
Wéi garantéiert de richtege Stack am PCB Design
Randvisioun vu gestapelte Sträifen an Testspuren
Wéi garantéiert de richtege Stack am PCB Design
PCB Stacks si Kupferfeatures um Rand vun der PCB fir visuell Inspektioun vun hierarchescher Uerdnung ze erliichteren. Wann de PCB aus dem Panel geleet gëtt, muss d’Geometrie ausserhalb vum Rand vum Bord verlängeren fir de Kupfer ze weisen. Déi entspriechend Laminéierungsgeometrie ka gesi ginn andeems Dir déi gestapelt Sträifen un de Kanten vun de fertige Panelen observéiert.
Den Zweck vun der Teststreck ass d’Post-ätzt Kupferdicke an d’Breet op all Schicht an der Laminéierung z’iwwerpréiwen. D’Test Spur soll 50mil an der Längt a 5mil an der Dicke sinn, a muss iwwer de Rand vum Bord erausstrecken sou datt de Kupfer ausgesat gëtt wann de PCB aus dem Panel geleet gëtt. D’Kantevisioun vum Testspur kann mat engem Untersuchungsmikroskop gemooss ginn. Dës Funktioun ass kritesch an Designen mat Impedanz-ugedriwwener Geometrie.
Wéi garantéiert de richtege Stack am PCB Design
Sträifgréisst an Testspur ginn op der Filmschicht gezeechent
Bemierkung: Gestapelt Sträifen an Testschinne solle net mat iergendenger Uewerfläch verbonne sinn wéi zum Beispill de Kraaftfliger oder Polygon Kupferfeatures.
