Si en aquesta era intel·ligent, en aquest camp, voleu tenir una habilitat en FPGA, el món us abandonarà, el Times us abandonarà.

Consideracions per al sistema d’alta velocitat PCB design related to serdes applications are as follows:

(1) Cablatge de microstrip i Stripline.

Les línies de microstrip es connecten a la capa de senyal externa d’un pla de referència (GND o Vcc) separades per suports elèctrics per minimitzar els retards; Els cables de la cinta s’encaminen a la capa de senyal interior entre els dos plans de referència (GND o Vcc) per obtenir una reactància capacitiva més gran, un control d’impedància més fàcil i un senyal més net, tal com es mostra a la figura.

La línia de microstrip i la línia de bandes són les millors per al cablejat

(2) cablejat del senyal diferencial d’alta velocitat.

Entre els mètodes de cablejat habituals per al parell de senyal diferencial d’alta velocitat s’inclouen la microcinta Edge Coupled (capa superior), la línia de cinta Edge Coupled (capa de senyal incrustada, adequada per al parell de senyal diferencial SERDES d’alta velocitat) i la microcinta Broadside Coupled, com es mostra a la figura.

Cablatge de parells de senyal diferencial d’alta velocitat

(3) capacitat de derivació (BypassCapacitor).

Bypass capacitor is a small capacitor with very low series impedance, which is mainly used to filter high frequency interference in high speed conversion signals. Hi ha tres tipus de condensadors de derivació aplicats principalment al sistema FPGA: els sistemes d’alta velocitat (100 MHz ~ 1 GHz) que s’utilitzen habitualment són de 0.01 nF a 10 nF, generalment distribuïts a 1 cm de Vcc; Sistema de velocitat mitjana (més de deu MHZ 100 MHz), el rang de condensadors de derivació comú és de 47 nF a 100 nF de condensador de tàntal, generalment a menys de 3 cm de Vcc; Sistema de baixa velocitat (inferior a 10 MHZ), el rang de condensadors de derivació que s’utilitza habitualment és el condensador de 470nF a 3300nF, la distribució del PCB és relativament lliure.

(4) Cablejat òptim de la capacitat.

Capacitor wiring can follow the following design guidelines, as shown.

Cablejat òptim capacitiu

Capacitive pin pads are connected using large size through holes (Via) to reduce coupling reactance.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (Low Effective Series Resistance) were used.

Cada passador o forat GND ha d’estar connectat al pla de terra.

(5) Punts clau del cablejat del rellotge del sistema d’alta velocitat.

Eviteu el bobinatge en ziga-zaga i recorreu els rellotges el més rectes possible.

Intenteu enrutar en una sola capa de senyal.

No utilitzeu els forats passants tant com sigui possible, ja que els forats introduiran forts reflexos i impedències.

Utilitzeu el cablejat de microstrip a la capa superior tant com sigui possible per evitar l’ús de forats i minimitzar el retard del senyal.

Col·loqueu el pla de terra a prop de la capa de senyal del rellotge tant com sigui possible per reduir el soroll i la diafonía. Si s’utilitza una capa de senyal interna, la capa de senyal del rellotge es pot intercalar entre dos plans terrestres per reduir el soroll i les interferències. Escurçar el retard del senyal.

El senyal del rellotge hauria de coincidir correctament amb la impedància.

(6) Qüestions que necessiten atenció en l’acoblament i el cablejat del sistema d’alta velocitat.

Note the impedance matching of the differential signal.

Tingueu en compte l’amplada de la línia de senyal diferencial de manera que pugui tolerar el 20% del temps de pujada o baixada del senyal.

Amb els connectors adequats, la freqüència nominal del connector hauria de satisfer la freqüència més alta del disseny.

S’ha d’utilitzar l’acoblament de parella de vora tant com sigui possible per evitar l’acoblament de parella de banda ampla, s’ha d’utilitzar una regla fraccionària 3S per evitar un excés d’acoblament o mots encreuats.

(7) Notes sobre el filtrat de soroll per a sistemes d’alta velocitat.

Reduïu les interferències de baixa freqüència (per sota d’1 KHz) causades pel soroll de la font d’energia i afegiu un circuit de protecció o filtratge a cada extrem d’accés a la font d’energia.

Afegiu un filtre de condensador electrolític 100F a cada lloc on la font d’alimentació entra al PCB.

Per reduir el soroll d’alta freqüència, col·loqueu el màxim nombre de condensadors de desacoblament a cada Vcc i GND.

Distribuïu els plans Vcc i GND en paral·lel, separeu-los amb dielèctrics (com ara el FR-4PCB) i traieu els condensadors de derivació en altres capes.

(8) Sistema d’alta velocitat Ground Bounce

Intenteu afegir un condensador de desacoblament a cada parell de senyals Vcc / GND.

S’afegeix un buffer extern a l’extrem de sortida de senyals d’inversió d’alta velocitat, com ara comptadors, per reduir el requisit de capacitat de conducció.

El mode Slow Slew (pendent baix) es va configurar per als senyals de sortida que no requerien una velocitat forta.

Controlar la reactància de càrrega.

Reduïu el senyal d’inversió del rellotge o distribuïu-lo tan uniformement com sigui possible al voltant del xip.

El senyal que gira amb freqüència és el més a prop possible del pin GND del xip.

El disseny del circuit de sincronització síncrona ha d’evitar la inversió instantània de la sortida.

Desviar l’alimentació elèctrica i el sòl pot jugar un paper en la inductància general.