Jei šiame protingame amžiuje, šioje srityje, norite turėti FPGA įgūdžių, tada pasaulis jus apleis, „The Times“ apleis jus.

Didelės spartos sistemos svarstymai PCB design related to serdes applications are as follows:

(1) „Microstrip“ ir „Stripline“ laidai.

Mikrojuostos linijos yra prijungtos prie atskaitos plokštumos (GND arba Vcc) išorinio signalo sluoksnio, atskirtos elektros terpėmis, kad būtų sumažintas vėlavimas; Juostos laidai nukreipiami vidiniame signalo sluoksnyje tarp dviejų atskaitos plokštumų (GND arba Vcc), siekiant didesnės talpinės reaktyvumo, lengvesnės varžos valdymo ir švaresnio signalo, kaip parodyta paveikslėlyje.

Laidams geriausiai tinka „Microstrip“ linija ir juostelių linija

(2) didelės spartos diferencinio signalo laidai.

Įprasti greitojo diferencinio signalo poros prijungimo būdai yra „Edge Coupled microstrip“ (viršutinis sluoksnis), „Edge Coupled“ juostos linija (įterptas signalo sluoksnis, tinkamas didelės spartos SERDES diferencinio signalo porai) ir „Broadside Coupled“ mikroprocesorius, kaip parodyta paveikslėlyje.

Didelio greičio diferencinio signalo poros laidai

(3) aplinkkelio talpa (BypassCapacitor).

Bypass capacitor is a small capacitor with very low series impedance, which is mainly used to filter high frequency interference in high speed conversion signals. Yra trijų rūšių apėjimo kondensatoriai, daugiausia naudojami FPGA sistemoje: didelės spartos sistema (100MHz ~ 1GHz), dažniausiai naudojami apėjimo kondensatoriai yra nuo 0.01 nF iki 10 nF, paprastai paskirstyti 1 cm atstumu nuo Vcc; Vidutinio greičio sistema (daugiau nei dešimt MHZ 100MHz), bendras aplinkkelio kondensatorių diapazonas yra nuo 47nF iki 100nF tanto kondensatorius, paprastai 3 cm atstumu nuo Vcc; Mažo greičio sistema (mažiau nei 10 MHZ), dažniausiai naudojamas apėjimo kondensatorių diapazonas yra nuo 470 nF iki 3300 nF kondensatorius, išdėstymas ant PCB yra gana laisvas.

(4) Optimali talpa laidams.

Capacitor wiring can follow the following design guidelines, as shown.

Optimali talpinė instaliacija

Capacitive pin pads are connected using large size through holes (Via) to reduce coupling reactance.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (Low Effective Series Resistance) were used.

Kiekvienas GND kaištis ar skylė turi būti prijungti prie įžeminimo plokštumos.

(5) Pagrindiniai greitojo sistemos laikrodžio laidų sujungimo taškai.

Venkite zigzago vyniojimo ir laikrodžių rodymo kuo tiesiau.

Pabandykite nukreipti vienu signalo sluoksniu.

Nenaudokite skylių tiek, kiek įmanoma, nes skylės sukels stiprų atspindį ir varža.

Viršutiniame sluoksnyje kiek įmanoma naudokite mikropluošto laidus, kad išvengtumėte skylių ir sumažintumėte signalo vėlavimą.

Įdėkite įžeminimo plokštumą kuo arčiau laikrodžio signalo sluoksnio, kad sumažintumėte triukšmą ir pasipriešinimą. Jei naudojamas vidinis signalo sluoksnis, laikrodžio signalo sluoksnis gali būti įterptas tarp dviejų įžeminimo plokštumų, kad būtų sumažintas triukšmas ir trukdžiai. Sutrumpinkite signalo delsą.

Laikrodžio signalas turi būti tinkamai suderintas su varža.

(6) Klausimai, į kuriuos reikia atkreipti dėmesį spartiose sistemos jungtyse ir instaliacijose.

Note the impedance matching of the differential signal.

Atkreipkite dėmesį į diferencinės signalo linijos plotį, kad ji galėtų toleruoti 20% signalo kilimo ar kritimo laiko.

Naudojant tinkamas jungtis, vardinis jungties dažnis turi atitikti aukščiausią konstrukcijos dažnį.

Krašto poros jungtis turėtų būti naudojama kiek įmanoma, kad būtų išvengta jungties su plačia puse, 3S trupmeninė taisyklė turėtų būti naudojama siekiant išvengti per didelio sujungimo ar kryžiažodžio.

(7) Pastabos dėl greitųjų sistemų triukšmo filtravimo.

Sumažinkite žemo dažnio trukdžius (žemiau 1KHz), kuriuos sukelia maitinimo šaltinio triukšmas, ir pridėkite ekranavimo arba filtravimo grandinę kiekviename maitinimo šaltinio prieigos gale.

Pridėkite 100F elektrolitinio kondensatoriaus filtrą kiekvienoje vietoje, kur maitinimo šaltinis patenka į PCB.

Norėdami sumažinti aukšto dažnio triukšmą, prie kiekvieno Vcc ir GND įdėkite kuo daugiau atsiejančių kondensatorių.

Lygiagrečiai išdėliokite Vcc ir GND plokštumas, atskirkite jas dielektrikais (pvz., FR-4PCB) ir išdėstykite aplinkkelio kondensatorius kituose sluoksniuose.

(8) Didelio greičio sistema „Ground Bounce“

Pabandykite prie kiekvienos Vcc/GND signalų poros pridėti atsiejamąjį kondensatorių.

Prie greito apsisukimo signalų, pvz., Skaitiklių, išvesties galo pridedamas išorinis buferis, siekiant sumažinti važiavimo pajėgumą.

„Slow Slew“ (mažo nuolydžio) režimas buvo nustatytas išvesties signalams, kuriems nereikėjo didelio greičio.

Kontroliuokite apkrovos reaktyvumą.

Sumažinkite laikrodžio pasukimo signalą arba paskirstykite jį kuo tolygiau aplink mikroschemą.

Dažnai pasukamas signalas yra kuo arčiau mikroschemos GND kaiščio.

Projektuojant sinchroninę laiko grandinę, reikėtų vengti momentinio išėjimo pasikeitimo.

Maitinimo šaltinio ir žemės nukreipimas gali turėti įtakos bendrai induktyvumui.