このインテリジェントな時代に、この分野でFPGAのスキルを身に付けたい場合、世界はあなたを捨て、タイムズはあなたを捨てます。

高速システムに関する考慮事項 PCB design related to serdes applications are as follows:

（1）マイクロストリップおよびストリップライン配線。

マイクロストリップラインは、遅延を最小限に抑えるために電気媒体で分離された基準面（GNDまたはVcc）の外側の信号層を介して配線されています。 図に示すように、リボンワイヤは、XNUMXつの基準面（GNDまたはVcc）の間の内部信号層に配線され、容量性リアクタンスが大きくなり、インピーダンス制御が容易になり、信号がクリーンになります。

マイクロストリップラインとストリップラインは配線に最適です

（2）高速差動信号配線。

高速差動信号ペアの一般的な配線方法には、図に示すように、エッジ結合マイクロストリップ（最上層）、エッジ結合リボンライン（埋め込み信号層、高速SERDES差動信号ペアに適しています）、およびブロードサイド結合マイクロストリップがあります。

高速差動信号ペア配線

(3) bypass capacitance (BypassCapacitor).

Bypass capacitor is a small capacitor with very low series impedance, which is mainly used to filter high frequency interference in high speed conversion signals. FPGAシステムで主に使用されるバイパスコンデンサには100種類あります。一般的に使用される高速システム（1MHz〜0.01GHz）のバイパスコンデンサは10nFから1nFの範囲で、一般にVccからXNUMXcm以内に分布します。 中速システム（100 MHZ 47MHz以上）の場合、一般的なバイパスコンデンサの範囲は100nF〜3nFのタンタルコンデンサで、通常はVccからXNUMXcm以内です。 低速システム（10 MHZ未満）、一般的に使用されるバイパスコンデンサの範囲は470nF〜3300nFのコンデンサで、PCB上のレイアウトは比較的自由です。

（4）静電容量最適配線。

Capacitor wiring can follow the following design guidelines, as shown.

容量性最適配線

Capacitive pin pads are connected using large size through holes (Via) to reduce coupling reactance.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (Low Effective Series Resistance) were used.

各GNDピンまたは穴はグランドプレーンに接続する必要があります。

（5）高速システムクロック配線の要点。

ジグザグ巻線を避け、クロックをできるだけまっすぐにルーティングします。

単一の信号層でルーティングしてみてください。

スルーホールは強い反射とインピーダンスの不一致を引き起こすため、できるだけスルーホールを使用しないでください。

穴の使用を避け、信号の遅延を最小限に抑えるために、可能な限り最上層にマイクロストリップ配線を使用してください。

ノイズとクロストークを減らすために、グランドプレーンをクロック信号層のできるだけ近くに配置します。 内部信号層を使用する場合は、クロック信号層をXNUMXつのグランドプレーンの間に挟んで、ノイズと干渉を減らすことができます。 信号遅延を短くします。

クロック信号は正しくインピーダンス整合されている必要があります。

（6）高速システムの結合・配線に注意が必要な事項。

Note the impedance matching of the differential signal.

信号の立ち上がり時間または立ち下がり時間の20％に耐えられるように、差動信号線の幅に注意してください。

適切なコネクタを使用すると、コネクタの定格周波数が設計の最高周波数を満たす必要があります。

ブロードサイドカップルカップリングを回避するために、エッジカップルカップリングを可能な限り使用する必要があります。オーバーカップリングまたはクロスワードパズルを回避するために、3S分数ルールを使用する必要があります。

（7）高速システムのノイズフィルタリングに関する注意事項。

電源ノイズによる低周波干渉（1KHz未満）を低減し、各電源アクセス端にシールドまたはフィルタリング回路を追加します。

電源がPCBに入る各場所に100F電解コンデンサフィルターを追加します。

高周波ノイズを低減するために、各VccとGNDにできるだけ多くのデカップリングコンデンサを配置してください。

VccプレーンとGNDプレーンを並列に配置し、誘電体（FR-4PCBなど）で分離し、バイパスコンデンサを他の層に配置します。

（8）高速システムグラウンドバウンス

各Vcc / GND信号ペアにデカップリングコンデンサを追加してみてください。

カウンタなどの高速反転信号の出力端に外部バッファを追加し、駆動能力の要件を軽減します。

Slow Slew（low-rise-slope）モードは、過酷な速度を必要としない出力信号に設定されました。

負荷リアクタンスを制御します。

クロックフリッピング信号を減らすか、チップ全体にできるだけ均等に分散させます。

頻繁に反転する信号は、チップのGNDピンに可能な限り近くなります。

同期タイミング回路の設計では、出力の瞬間的な反転を回避する必要があります。

電源とグランドを迂回させることは、全体的なインダクタンスに影響を与える可能性があります。