Os ydych chi, yn yr oes ddeallus hon, yn y maes hwn, eisiau bod â sgil yn FPGA, yna bydd y byd yn cefnu arnoch chi, bydd The Times yn cefnu arnoch chi.

Ystyriaethau ar gyfer system gyflym PCB mae’r dyluniad sy’n gysylltiedig â cheisiadau serdes fel a ganlyn:

(1) Gwifrau microstrip a Stripline.

Mae llinellau microstrip yn gwifrau dros haen signal allanol awyren gyfeirio (GND neu Vcc) wedi’u gwahanu gan gyfryngau trydanol i leihau oedi; Mae’r gwifrau rhuban yn cael eu cyfeirio yn yr haen signal fewnol rhwng y ddwy awyren gyfeirio (GND neu Vcc) ar gyfer mwy o adweithedd capacitive, rheolaeth rhwystriant haws a signal glanach, fel y dangosir yn y ffigur.

Llinell microstrip a llinell stribedi sydd orau ar gyfer gwifrau

(2) gwifrau signal gwahaniaethol cyflym.

Ymhlith y dulliau gwifrau cyffredin ar gyfer pâr signal gwahaniaethol cyflym mae microstrip Edge Coupled (haen uchaf), llinell ruban Cypledig Edge (haen signal wedi’i hymgorffori, sy’n addas ar gyfer pâr signal gwahaniaethol cyflym SERDES) a microstrip Cypledig Broadside, fel y dangosir yn y ffigur.

Gwifrau pâr signal gwahaniaethol cyflymder uchel

(3) cynhwysedd ffordd osgoi (BypassCapacitor).

Mae cynhwysydd ffordd osgoi yn gynhwysydd bach gyda rhwystriant cyfres isel iawn, a ddefnyddir yn bennaf i hidlo ymyrraeth amledd uchel mewn signalau trosi cyflymder uchel. Mae tri math o gynwysyddion ffordd osgoi a gymhwysir yn bennaf yn system FPGA: mae system cyflym (100MHz ~ 1GHz) cynwysyddion ffordd osgoi a ddefnyddir yn gyffredin yn amrywio o 0.01nF i 10nF, wedi’u dosbarthu’n gyffredinol o fewn 1cm o Vcc; System cyflymder canolig (mwy na deg MHZ 100MHz), yr ystod cynhwysydd ffordd osgoi gyffredin yw cynhwysydd tantalwm 47nF i 100nF, yn gyffredinol o fewn 3cm i Vcc; System cyflymder isel (llai na 10 MHZ), yr ystod cynhwysydd ffordd osgoi a ddefnyddir yn gyffredin yw cynhwysydd 470nF i 3300nF, mae’r cynllun ar y PCB yn gymharol rhad ac am ddim.

(4) Gwifrau gorau posibl Capacitance.

Gall gwifrau cynwysyddion ddilyn y canllawiau dylunio canlynol, fel y dangosir.

Gwifrau optimaidd galluog

Mae padiau pin capacitive wedi’u cysylltu gan ddefnyddio maint mawr trwy dyllau (Via) i leihau adweithedd cyplu.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

Defnyddiwyd cynwysyddion LESR (Gwrthiant Cyfres Isel Effeithiol).

Dylai pob pin neu dwll GND fod wedi’i gysylltu â’r awyren ddaear.

(5) Pwyntiau allweddol gwifrau cloc system cyflym.

Osgoi troelli igam-ogam a chlociau llwybr mor syth â phosibl.

Ceisiwch lwybro mewn haen signal sengl.

Peidiwch â defnyddio tyllau drwodd gymaint â phosibl, oherwydd bydd tyllau drwodd yn cyflwyno camgymhariadau myfyrio a rhwystriant cryf.

Defnyddiwch weirio microstrip yn yr haen uchaf gymaint â phosibl er mwyn osgoi defnyddio tyllau a lleihau oedi signal.

Rhowch yr awyren ddaear ger haen signal y cloc cyn belled ag y bo modd i leihau sŵn a chrosstalk. Os defnyddir haen signal fewnol, gellir gorchuddio haen signal y cloc rhwng dwy awyren ddaear i leihau sŵn ac ymyrraeth. Cwtogi’r oedi signal.

Dylai’r signal cloc gael ei gyfateb yn gywir â rhwystriant.

(6) Materion sydd angen sylw mewn cyplu a gwifrau system cyflym.

Note the impedance matching of the differential signal.

Sylwch ar led y llinell signal wahaniaethol fel y gall oddef 20% o amser codi neu gwympo’r signal.

Gyda chysylltwyr priodol, dylai amledd graddedig y cysylltydd fodloni amledd uchaf y dyluniad.

Dylid defnyddio cyplu cwpl-ymyl cyn belled ag y bo modd i osgoi cyplu cwpl llydan, dylid defnyddio rheol ffracsiynol 3S i osgoi gor-gyplu neu groesair.

(7) Nodiadau ar hidlo sŵn ar gyfer systemau cyflym.

Lleihau ymyrraeth amledd isel (o dan 1KHz) a achosir gan sŵn ffynhonnell pŵer, ac ychwanegu cylched cysgodi neu hidlo ym mhob pen mynediad ffynhonnell pŵer.

Ychwanegwch hidlydd cynhwysydd electrolytig 100F ym mhob man lle mae’r cyflenwad pŵer yn mynd i mewn i’r PCB.

Er mwyn lleihau sŵn amledd uchel, rhowch gymaint â phosibl o gynwysyddion datgysylltu ym mhob Vcc a GND.

Gosodwch yr awyrennau Vcc a GND yn gyfochrog, eu gwahanu â dielectrics (fel FR-4PCB), a gosod cynwysyddion ffordd osgoi mewn haenau eraill.

(8) Bownsio daear system cyflymder uchel

Ceisiwch ychwanegu cynhwysydd datgysylltu i bob pâr signal Vcc / GND.

Ychwanegir Clustogi allanol at ben allbwn signalau gwrthdroi cyflym fel cownteri i leihau’r gofyniad o ran gallu gyrru.

Gosodwyd y modd Araf Slew (llethr isel) ar gyfer signalau allbwn nad oedd angen cyflymder llym arnynt.

Rheoli adweithedd llwyth.

Gostyngwch signal fflipio’r cloc, neu ei ddosbarthu mor gyfartal â phosibl o amgylch y sglodyn.

Mae’r signal sy’n fflipio yn aml mor agos â phosibl at pin GND y sglodyn.

Dylai dyluniad cylched amseru cydamserol osgoi gwrthdroi allbwn ar unwaith.

Gall dargyfeirio’r cyflenwad pŵer a’r ddaear chwarae rôl yn y inductance cyffredinol.