Jekk f’din l-era intelliġenti, f’dan il-qasam, trid li jkollok ħila fl-FPGA, allura d-dinja tabbanduna, The Times tabbanduna.

Konsiderazzjonijiet għal sistema ta ‘veloċità għolja PCB design related to serdes applications are as follows:

(1) Microstrip u Stripline wiring.

Il-linji tal-mikrostrip huma wajers fuq is-saff ta ‘sinjal ta’ barra ta ‘pjan ta’ referenza (GND jew Vcc) separat b’medja elettrika biex jimminimizzaw id-dewmien; Il-wajers taż-żigarella jiġu dirottati fis-saff ta ‘sinjal ta’ ġewwa bejn iż-żewġ pjani ta ‘referenza (GND jew Vcc) għal reattanza kapaċitattiva akbar, kontroll ta’ impedenza aktar faċli u sinjal aktar nadif, kif muri fil-figura.

Linja Microstrip u strixxa linja huma l-aħjar għall-wajers

(2) wajers tas-sinjal differenzjali b’veloċità għolja.

Metodi ta ‘wajers komuni għal par ta’ sinjali differenzjali b’veloċità għolja jinkludu mikro-strixxa Coupled Edge (saff ta ‘fuq), linja ta’ żigarella Edge Coupled (saff ta ‘sinjal inkorporat, adattat għal par ta’ sinjal differenzjali SERDES b’veloċità għolja) u mikro-strippa Broadside Coupled, kif muri fil-figura.

Wajers tal-par tas-sinjali differenzjali b’veloċità għolja

(3) bypass capacitance (BypassCapacitor).

Bypass capacitor huwa capacitor żgħir b’impedenza ta ‘serje baxxa ħafna, li jintuża prinċipalment biex jiffiltra interferenza ta’ frekwenza għolja f’sinjali ta ‘konverżjoni b’veloċità għolja. Hemm tliet tipi ta ‘kapaċitaturi tal-bypass applikati prinċipalment fis-sistema FPGA: sistema ta’ veloċità għolja (100MHz ~ 1GHz) kapaċitaturi tal-bypass użati komunement ivarjaw minn 0.01nF sa 10nF, ġeneralment imqassma f’1cm minn Vcc; Sistema ta ‘veloċità medja (aktar minn għaxar MHZ 100MHz), il-firxa komuni tal-kapaċitatur tal-bypass hija 47nF sa 100nF kapaċitatur tat-tantalu, ġeneralment fi ħdan 3cm ta’ Vcc; Sistema ta ‘veloċità baxxa (inqas minn 10 MHZ), il-firxa tal-kapaċitatur tal-bypass użat komunement hija 470nF sa 3300nF kapaċitatur, it-tqassim fuq il-PCB huwa relattivament ħieles.

(4) Wajers ottimali tal-kapaċitanza.

Capacitor wiring can follow the following design guidelines, as shown.

Wajers ottimali kapaċitattivi

Kuxxinetti tal-brilli kapaċitattivi huma konnessi bl-użu ta ‘daqs kbir permezz ta’ toqob (Via) biex inaqqsu r-reattanza tal-igganċjar.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

Kondensaturi LESR (Reżistenza għal Serje Effettiva Baxxa) intużaw.

Kull pin jew toqba GND għandha tkun imqabbda mal-pjan terren.

(5) Punti ewlenin tal-wajers tal-arloġġ tas-sistema b’veloċità għolja.

Evita l-istralċ taż-żigżag u dawwar l-arloġġi kemm jista ‘jkun dritti.

Ipprova rotta f’saff ta ‘sinjal wieħed.

Tużax toqob li jgħaddu kemm jista ‘jkun, għax toqob li jintroduċu riflessjonijiet qawwija u diskrepanzi ta’ impedenza.

Uża wajers mikrostrip fis-saff ta ‘fuq kemm jista’ jkun biex tevita l-użu ta ‘toqob u timminimizza d-dewmien tas-sinjal.

Poġġi l-pjan terren ħdejn is-saff tas-sinjal tal-arloġġ kemm jista ‘jkun biex tnaqqas l-istorbju u l-krosstalk. Jekk jintuża saff ta ‘sinjal intern, is-saff tas-sinjal ta’ l-arloġġ jista ‘jiġi mgħaddas bejn żewġ pjani ta’ l-art biex jitnaqqsu l-istorbju u l-interferenza. Qassar id-dewmien tas-sinjal.

Is-sinjal ta ‘l-arloġġ għandu jkun imqabbel b’mod korrett ma’ l-impedenza.

(6) Kwistjonijiet li jeħtieġu attenzjoni fl-igganċjar u l-wajers tas-sistema ta ‘veloċità għolja.

Note the impedance matching of the differential signal.

Innota l-wisa ‘tal-linja tas-sinjal differenzjali sabiex tkun tista’ tittollera 20% tal-ħin tas-sinjal li jogħla jew jinżel.

B’konnetturi xierqa, il-frekwenza nominali tal-konnettur għandha tissodisfa l-ogħla frekwenza tad-disinn.

L-akkoppjar tat-tarf-koppja għandu jintuża kemm jista ‘jkun biex jiġi evitat l-akkoppjar tal-koppja tat-tarf, ir-regola frazzjonali 3S għandha tintuża biex jiġi evitat akkoppjar żejjed jew tisliba.

(7) Noti dwar il-filtrazzjoni tal-ħoss għal sistemi ta ‘veloċità għolja.

Naqqas l-interferenza ta ‘frekwenza baxxa (taħt 1KHz) ikkawżata mill-istorbju tas-sors ta’ enerġija, u żid ċirkwit ta ‘lqugħ jew iffiltrar f’kull tarf ta’ aċċess tas-sors ta ‘enerġija.

Żid 100F filtru tal-kapaċitatur elettrolitiku f’kull post fejn il-provvista tal-enerġija tidħol fil-PCB.

Biex tnaqqas l-istorbju ta ‘frekwenza għolja, poġġi kemm jista’ jkun capacitors ta ‘diżakkoppjament f’kull Vcc u GND.

Qiegħed il-pjani Vcc u GND b’mod parallel, isseparahom b’dielettriċi (bħal FR-4PCB), u poġġi l-bypass capacitors f’saffi oħra.

(8) Sistema ta ‘veloċità għolja Ground Bounce

Ipprova żid kapaċitatur ta ‘diżakkoppjament ma’ kull par ta ‘sinjal Vcc / GND.

Buffer estern huwa miżjud mat-tarf tal-ħruġ ta ‘sinjali ta’ treġġigħ lura b’veloċità għolja bħal bankijiet biex jitnaqqas ir-rekwiżit tal-kapaċità tas-sewqan.

Il-modalità Slow Slew (low-rise-inklination) ġiet issettjata għal sinjali tal-ħruġ li ma kinux jeħtieġu veloċità ħarxa.

Kontroll tar-reattanza tat-tagħbija.

Naqqas is-sinjal tal-flipping ta ‘l-arloġġ, jew qassmu kemm jista’ jkun b’mod uniformi madwar iċ-ċippa.

Is-sinjal li jinqaleb spiss huwa kemm jista ‘jkun viċin il-pin GND taċ-ċippa.

Id-disinn taċ-ċirkwit tal-ħin sinkroniku għandu jevita t-treġġigħ lura istantanju tal-ħruġ.

Id-devjazzjoni tal-provvista tal-enerġija u l-art jista ‘jkollha rwol fl-inductance ġenerali.