جيڪڏھن ھن سمجھدار عمر ۾ ، ھن ميدان ۾ ، توھان چاھيو ٿا FPGA ۾ مهارت حاصل ڪريو ، ته پوءِ دنيا توھان کي abandڏي ويندي ، ٽائمز توھان کي ڏي ڏيندو.

تيز رفتار سسٽم لاءِ ويچار پي سي بي ڊزائين سان لا serاپيل serdes اپليڪشن ھي follows ڏنل آھن:

(1) Microstrip ۽ Stripline wiring.

Microstrip لائينون وائرنگ ڪري رهيون آهن signalاهرين سگنل ليئر جي هڪ ريفرنس جهاز (GND يا Vcc) کي ال separated ڪري اليڪٽرڪ ميڊيا ذريعي تاخير کي گھٽ ڪرڻ لاءِ. ربن جي تارن کي اندروني سگنل ليئر ۾ referenceن ريفرينس جهازن (GND يا Vcc) جي وچ ۾ گھڻو و capacيڪ ڪئپسيٽو ري ايڪشن ، آسان رڪاوٽ ڪنٽرول ۽ ڪلينر سگنل لاءِ ، جيئن شڪل ۾ ڏيکاريو ويو آھي.

مائڪرو اسٽريپ لائين ۽ پٽي لائين وائرنگ لاءِ بھترين آھن

(2) تيز رفتار فرق سگنل وائرنگ.

تيز رفتار ڊفرنشل سگنل جوڙي لاءِ عام وائرنگ طريقن ۾ شامل آھن ايج ڪپلڊ مائڪرو اسٽرپ (ٽاپ ليئر) ، ايج ڪپلڊ ربن لائن (ايمبيڊڊ سگنل ليئر ، تيز رفتار SERDES ڊفرنشل سگنل جوڙي لاءِ مناسب) ۽ براڊ سائڊ ڪپلڊ مائڪرو اسٽرپ ، جيئن تصوير ۾ ڏيکاريو ويو آھي.

تيز رفتار فرق سگنل جوڙو وائرنگ

(3) بائي پاس گنجائش (BypassCapacitor).

بائي پاس ڪئپسيٽر ھڪڙو نن capacو ڪئپسيٽر آھي جنھن ۾ تمام گھٽ سيريز رڪاوٽ آھي ، جيڪو بنيادي طور تي استعمال ڪيو ويندو آھي فلٽر ڪرڻ لاءِ تيز فریکوئنسي مداخلت تيز رفتار تبادلي جي سگنلن ۾. ٽي قسم آهن بائي پاس ڪئپسيٽر بنيادي طور تي FPGA سسٽم ۾ لا appliedو: تيز رفتار سسٽم (100MHz ~ 1GHz) عام طور تي استعمال ٿيندڙ بائي پاس ڪئپسيٽرز جي حد 0.01nF کان 10nF تائين ، عام طور تي Vcc کان 1cm اندر ورهايل؛ وچولي رفتار وارو نظام (ڏھ MHZ 100MHz کان و )يڪ) ، عام بائي پاس ڪئپسيٽر جي حد 47nF کان 100nF ٽينٽلوم ڪئپسيٽر آھي ، عام طور تي Vcc جي 3cm جي اندر؛ گھٽ اسپيڊ سسٽم (10 MHZ کان گھٽ) ، عام طور تي استعمال ٿيندڙ بائي پاس ڪئپسيٽر رينج 470nF کان 3300nF ڪئپسيٽر آھي ، پي سي بي تي ترتيب نسبتا free مفت آھي.

(4) گنجائش وimal ۾ و w وائرنگ.

ڪئپسيٽر وائرنگ ھي follow ڏنل ڊيزائن جي ھدايتن تي عمل ڪري سگھي ٿي ، جيئن ڏيکاريل آھي.

وac ۾ و Capacitive wiring

ڪيپسيٽيون پن پيڊز sizeنيل آهن وڏي سائيز ذريعي سوراخ ذريعي (Via) ملائڻ جي رد عمل کي گھٽ ڪرڻ لاءِ.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (گھٽ اثرائتي سيريز ريسسٽنس) استعمال ڪيا ويا.

هر GND پن يا سوراخ زميني جهاز سان نيل ھجڻ گھرجي.

(5) اھم نقطا تيز رفتار سسٽم گھڙيءَ جي وائرنگ جا.

زگ زگ وائينڊنگ ۽ روٽ گھڙين کان پاسو ڪريو جيترو س straightو سنئون.

ڪوشش ڪريو رستي ۾ ھڪڙي سگنل ليئر ۾.

استعمال نه ڪريو سوراخ ذريعي جيترو ممڪن طور تي ، throughو ته سوراخ مضبوط عڪس ۽ رڪاوٽ جي بي ترتيب متعارف ڪرائيندو.

استعمال ڪريو مائڪرو اسٽرپ وائرنگ مٿين پرت ۾ جيترو ٿي سگھي سوراخ جي استعمال کان بچڻ ۽ سگنل جي دير کي گھٽ ڪرڻ لاءِ.

زميني جهاز کي گھڙي جي سگنل ليئر جي ويجھو رکو جيترو ممڪن حد تائين شور ۽ ڪراس اسٽڪ کي گھٽ ڪرڻ لاءِ. جيڪڏھن ھڪڙي اندروني سگنل ليئر استعمال ڪئي وي ٿي ، گھڙيءَ جي سگنل جي پرت کي groundن زميني جهازن جي وچ ۾ wني سگھجي ٿو شور ۽ مداخلت گھٽ ڪرڻ لاءِ. سگنل جي دير کي گھٽ ڪريو.

گھڙيءَ وارو سگنل صحيح طور تي بيedل ھجڻ گھرجي.

(6) معاملن کي attentionيان جي ضرورت آھي تيز اسپيڊ سسٽم ڪپلنگ ۽ وائرنگ ۾.

Note the impedance matching of the differential signal.

نوٽ ڪريو ڊيفرنشل سگنل لائين جي چوڻي ته جيئن اھو برداشت ڪري سگھي 20٪ سگنل جي ا riseرڻ يا زوال جو وقت.

مناسب رابطن سان ، رابط ڪندڙ جي درجه بندي تعدد کي ڊيزائين جي اعليٰ تعدد سان ملڻ گھرجي.

ايج-جوڙو جوڙو استعمال ڪيو و asي جيترو ممڪن حد تائين براڊ سائڊ-جوڙو جوڙو avoidاھڻ ​​کان بچڻ لاءِ ، 3S جزوي قاعدو استعمال ٿيڻ گھرجي و overيڪ ڪپلنگ يا ڪراس ورڊ کان بچڻ لاءِ.

(7) تيز رفتار سسٽم لاءِ شور فلٽر ڪرڻ جا نوٽس.

گھٽ فريڪوئنسي مداخلت گھٽ ڪريو (ھي 1 XNUMXKHz) پاور سورس شور جي ڪري ، ۽ ھر شيلڊنگ يا فلٽرنگ سرڪٽ کي شامل ڪريو ھر پاور سورس رسائي جي آخر ۾.

شامل ڪريو 100F electrolytic capacitor فلٽر ھر ج atھ تي جتي پاور سپلائي داخل ٿئي PCB ۾.

تيز فريڪئنسي شور کي گھٽ ڪرڻ لاءِ ، ھر ھڪ وي سي سي ۽ GND تي جيترا ڊيڪوپلنگ ڪئپسيٽرز ل placeايا ون.

وي سي سي ۽ جي اين ڊي جهازن کي متوازي ۾ ayاھر ڪ ،و ، انھن کي lectار ڪريو ڊائيليٽرڪس (جھڙوڪ FR-4PCB) ، ۽ passين تہن ۾ بائي پاس ڪيپسيٽر layاھيو.

(8) تيز رفتار سسٽم گرائونڊ باؤنس

ڪوشش ڪريو ھڪڙي decoupling capacitor شامل ڪرڻ لاءِ ھر Vcc/GND سگنل جي جوڙي ۾.

هڪ externalاهرين بفر شامل ڪيو ويو آهي outputا output جي پ endاڙيءَ ۾ تيز رفتار واري موٽڻ جي سگنلن جي جيئن ته ersڻپيندڙ ڊرائيونگ جي گنجائش جي ضرورت کي گھٽ ڪرڻ لاءِ.

Slow Slew (low-rise-slope) موڊ outputاھر ڪ signalsيو ويو آھي outputاھر جي سگنلن لاءِ جن کي سخت رفتار جي ضرورت نه ھئي.

ڪنٽرول لوڊ ردعمل.

گھڙيءَ جي فلپنگ سگنل کي گھٽ ڪريو ، يا ان کي تقسيم ڪريو جيترو جيترو ٿي سگھي چپ جي چواري.

سگنل جيڪو بار بار ipsرندو آهي جيترو ممڪن آهي چپ جي GND پن جي ويجهو.

هم وقت سازي واري سرڪٽ جي ڊيزائين کي فوري طور تي reاھر نڪرڻ کان پاسو ڪرڻ گھرجي.

بجلي جي فراهمي کي يرائڻ ۽ زمين مجموعي inductance ۾ ڪردار ادا ڪري سگھي ٿي.