Wann an dësem intelligenten Zäitalter, an dësem Feld, Dir eng Fäegkeet an der FPGA wëllt hunn, da wäert d’Welt Iech opginn, D’Times verloossen Iech.

Iwwerleeunge fir Héich-Vitesse System PCB Design am Zesummenhang mat Serdes Uwendungen sinn wéi follegt:

(1) Microstrip a Stripline Drot.

Mikrosträiflinnen sinn Drot iwwer déi baussenzeg Signalschicht vun engem Referenzfliger (GND oder Vcc) getrennt vun elektresche Medien fir Verspéidungen ze minimiséieren; D’Banddrähte ginn an der bannenzeg Signalschicht tëscht den zwee Referenzfligeren (GND oder Vcc) fir méi grouss capacitiv Reaktanz, méi einfach Impedanzkontroll a méi propper Signal geleet, wéi an der Figur gewisen.

Microstrip Linn a Sträif Linn sinn am Beschten fir Drot

(2) Héichgeschwindeg Differenziell Signalleitung.

Gemeinsam Drotmethoden fir Héichgeschwindeg Differentialsignalpaar enthalen Edge Coupled Microstrip (Top Layer), Edge Coupled Ribbon Line (embedded Signal Layer, gëeegent fir Héichgeschwindeg SERDES Differential Signal Pair) a Broadside Coupled Microstrip, wéi an der Figur gewisen.

Héichgeschwindeg Differenziell Signalpaar Drot

(3) Bypass Kapazitanz (BypassCapacitor).

Bypass Kondensator ass e klenge Kondensator mat enger ganz gerénger Serie Impedanz, déi haaptsächlech benotzt gëtt fir Héichfrequenz Amëschen an Héichgeschwindeg Konversiounssignaler ze filteren. Et ginn dräi Aarte vu Contournementskondensatoren haaptsächlech am FPGA System ugewannt: Héichgeschwindegkeet System (100MHz ~ 1GHz) allgemeng benotzt Contournementskondensatoren reichen vun 0.01nF op 10nF, allgemeng bannent 1cm vu Vcc verdeelt; Mëttelméisseg Geschwindegkeet System (méi wéi zéng MHZ 100MHz), de gemeinsame Contournementskondensatorberäich ass 47nF bis 100nF Tantal Kondensator, allgemeng bannent 3cm vu Vcc; Niddereggeschwindeg System (manner wéi 10 MHZ), déi allgemeng benotzt Contournementskondensatorbereich ass 470nF bis 3300nF Kondensator, de Layout op der PCB ass relativ gratis.

(4) Kapazitanz optimal Drot.

Capacitor wiring can follow the following design guidelines, as shown.

Kapazitiv optimal Drot

Kapazitiv Pinpads si verbonne mat grousser Gréisst duerch Lächer (Via) fir d’Kupplungsreaktanz ze reduzéieren.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR Kondensatoren (Low Effective Series Resistance) goufen benotzt.

All GND Pin oder Lach sollt mam Buedemfliger verbonne sinn.

(5) Schlësselpunkte vun der Héichgeschwindegkeet Systemuhrkabel.

Vermeit Zickzack Wickelen a Stroumuewen sou direkt wéi méiglech.

Probéiert an enger eenzeger Signalschicht ze routen.

Benotzt net Duerchgäng sou vill wéi méiglech, well duerch Lächer staark Reflexioun an Impedanzmëssstänn aféieren.

Benotzt Mikrostrip Drot an der Uewer Schicht sou vill wéi méiglech fir d’Benotzung vu Lächer ze vermeiden an d’Signalverzögerung ze minimiséieren.

Plaz de Buedemfliger no bei der Auer Signalschicht sou wäit wéi méiglech fir Kaméidi a Kräizgang ze reduzéieren. Wann eng intern Signalschicht benotzt gëtt, kann d’Auer Signalschicht tëscht zwee Buedemfliger ageklemmt ginn fir Kaméidi an Amëschung ze reduzéieren. Kuerz Signalverzögerung.

D’Auer Signal soll korrekt Impedanz passen.

(6) Saachen déi Opmierksamkeet brauchen an Héichgeschwindegkeet Systemkupplung a Kabelen.

Note the impedance matching of the differential signal.

Notéiert d’Breet vun der Differenzielle Signallinn sou datt se 20% vun der Signalopstieg oder Falenzäit toleréiere kann.

Mat passenden Connectoren soll déi bewäertte Frequenz vum Connector der héchster Frequenz vum Design entspriechen.

Rand-Koppel Kupplung sollt sou wäit wéi méiglech benotzt gi fir Breet-Koppel Kupplung ze vermeiden, 3S Fraktiounsregel sollt benotzt gi fir Iwwerkupplung oder Kräizwuert ze vermeiden.

(7) Notizen iwwer Kaméidi Filteren fir Héichgeschwindegkeet Systemer.

Reduzéiert niddereg Frequenz Amëschung (ënner 1KHz) verursaacht duerch Kraaftquellgeräusch, a füügt Schirmung oder Filterkrees un bei all Energiequell Zougang Enn.

Füügt 100F elektrolytesche Kondensatorfilter op all Plaz wou d’Muechtversuergung an de PCB erakënnt.

Fir Héichfrequenz Geräischer ze reduzéieren, plazéiert sou vill Ofkupplungskondensatoren op all Vcc wéi och GND wéi méiglech.

Leet d’Vcc a GND Fligeren parallel aus, trennt se mat dielektresche (wéi FR-4PCB), a leet Contournementskondensatoren an aner Schichten aus.

(8) Héichgeschwindegkeet System Ground Bounce

Probéiert en Entkupplungskondensator fir all Vcc/GND Signalpaar ze addéieren.

En externen Buffer gëtt dem Output Enn vun Héichgeschwindegkeetssignaler bäigefüügt wéi Zähler fir d’Noutwendegkeet vun der Fuertkapazitéit ze reduzéieren.

De Slow Slew (Low-rise-Hang) Modus gouf fir Ausgangssignaler gesat déi keng haart Geschwindegkeet erfuerdert hunn.

Kontrolllaaschtreaktanz.

Reduzéiert d’Auerflipsignal, oder verdeelt se sou gläichméisseg wéi méiglech um Chip.

D’Signal dat dacks flippt ass sou no beim GND Pin vum Chip wéi méiglech.

Den Design vum Synchrone Timing Circuit sollt den direkten Ëmgank vum Output vermeiden.

D’Ofleedung vun der Energieversuergung an dem Buedem kann eng Roll an der Gesamtinduktanz spillen.