यदि यो बुद्धिमान युग मा, यस क्षेत्र मा, तपाइँ FPGA मा एक कौशल हुन चाहानुहुन्छ, तब संसार तपाइँलाई त्याग्नेछ, टाइम्स तपाइँलाई त्याग्नेछ।

उच्च गति प्रणाली को लागी विचार पीसीबी design related to serdes applications are as follows:

(1) Microstrip र Stripline तारि।

माइक्रोस्ट्रिप लाइनहरु एक सन्दर्भ विमान (GND वा Vcc) को बाहिरी सिग्नल तह मा तारि are विद्युतीय मिडिया द्वारा छुट्याउन ढिलाइ कम गर्न को लागी छन्; रिबन तारहरु दुई सन्दर्भ विमानहरु (GND वा Vcc) को बीचमा अधिक capacitive प्रतिक्रिया, सजिलो प्रतिबाधा नियन्त्रण र क्लीनर संकेत को लागी चित्र मा देखाइएको छ, को लागी भित्री संकेत परत मा मार्गनिर्देशित गरीएको छ।

Microstrip लाइन र पट्टी लाइन तारहरु को लागी सबै भन्दा राम्रो हो

(2) उच्च गति अंतर संकेत तारि।

हाई स्पीड डिफरेंशियल सिग्नल जोडी को लागी सामान्य तारि methods विधिहरु एज युग्मित microstrip (शीर्ष तह), किनारा युग्मित रिबन लाइन (एम्बेडेड संकेत तह, उच्च गति SERDES विभेदक संकेत जोडी को लागी उपयुक्त) र ब्रॉडसाइड युग्मित microstrip, चित्र मा देखाइएको छ।

उच्च गति अंतर संकेत जोडा तारि

(3) बाईपास capacitance (BypassCapacitor)।

बाईपास संधारित्र धेरै कम श्रृंखला प्रतिबाधा संग एक सानो संधारित्र हो, जो मुख्य रूप मा उच्च गति रूपान्तरण संकेतहरुमा उच्च आवृत्ति हस्तक्षेप फिल्टर गर्न को लागी प्रयोग गरीन्छ। त्यहाँ तीन प्रकारका बाईपास क्यापेसिटरहरु मुख्य रूप बाट FPGA प्रणाली मा लागू हुन्छन्: उच्च गति प्रणाली (१०० मेगाहर्ट्ज ~ १GHz) सामान्यतया बाईपास क्यापेसिटर ०.०१ एनएफ देखि १० एनएफ, सामान्यतया वीसीसी बाट १ सेमी भित्र वितरित; मध्यम गति प्रणाली (दस MHZ 100MHz भन्दा बढी), सामान्य बाईपास संधारित्र दायरा 47nF देखि 100nF tantalum संधारित्र, सामान्यतया Vcc को 3cm भित्र; कम गति प्रणाली (१० MHZ भन्दा कम), सामान्यतया बाईपास संधारित्र दायरा ४10० एनएफ ३३०० एनएफ संधारित्र, पीसीबी मा लेआउट अपेक्षाकृत मुक्त छ।

(4) क्षमता इष्टतम तारि।

Capacitor wiring can follow the following design guidelines, as shown.

Capacitive इष्टतम तारि

Capacitive पिन पैड युग्मन प्रतिक्रिया कम गर्न को लागी छेद (Via) को माध्यम बाट ठूलो आकार को उपयोग गरी जोडिएको छ।

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (कम प्रभावी श्रृंखला प्रतिरोध) को उपयोग गरीएको थियो।

प्रत्येक GND पिन वा प्वाल जमीन विमान संग जोडिएको हुनुपर्छ।

(5) उच्च गति प्रणाली घडी तारि of को प्रमुख अंक।

जिगज्याग घुमाउने र बाटो घडीहरु सकेसम्म सीधा बाट बच्न।

एकल संकेत तह मा मार्ग को लागी प्रयास गर्नुहोस्।

सकेसम्म धेरै को माध्यम बाट छेद को उपयोग नगर्नुहोस्, को माध्यम बाट छेद बलियो प्रतिबिम्ब र प्रतिबाधा बेमेल परिचय हुनेछ।

प्वाल को उपयोग बाट बच्न र सिग्नल ढिलाइ कम गर्न को लागी सकेसम्म माथिल्लो तह मा microstrip तारि Use को उपयोग गर्नुहोस्।

शोर र crosstalk कम गर्न सकेसम्म घडी संकेत तह नजिक जमीन विमान राख्नुहोस्। यदि एक आन्तरिक संकेत तह प्रयोग गरिन्छ, घडी संकेत तह दुई जमीन विमानहरु को बीच शोर र हस्तक्षेप कम गर्न स्यान्डविच गर्न सकिन्छ। संकेत ढिलाइ छोटो।

घडी संकेत सही रूपमा प्रतिबाधा मिलान हुनुपर्छ।

()) उच्च गति प्रणाली युग्मन र तारि attention मा ध्यान आवश्यक मामिलाहरु।

Note the impedance matching of the differential signal.

अंतर संकेत लाइन को चौडाई नोट गर्नुहोस् ताकि यो संकेत वृद्धि वा पतन समय को 20% सहन सक्छ।

उपयुक्त कनेक्टर संग, कनेक्टर को रेटेड आवृत्ति डिजाइन को उच्चतम आवृत्ति पूरा गर्नुपर्छ।

किनारा-जोडी युग्मन जहाँसम्म सम्भव ब्रॉडसाइड-जोडी युग्मन बाट बच्न को लागी प्रयोग गरीनु पर्छ, 3S आंशिक नियम को उपयोग गर्न को लागी अधिक युग्मन वा क्रसवर्ड बाट बच्न को लागी गर्नु पर्छ।

(7) उच्च गति प्रणाली को लागी शोर फिल्टरिंग मा नोट्स।

कम आवृत्ति हस्तक्षेप कम (१KHz तल) शक्ति स्रोत शोर को कारण, र प्रत्येक पावर स्रोत पहुँच अन्त मा परिरक्षण वा फिल्टरिंग सर्किट जोड्नुहोस्।

१०० एफ इलेक्ट्रोलाइटिक संधारित्र फिल्टर जोड्नुहोस् जहाँ बिजुली आपूर्ति पीसीबी प्रवेश गर्दछ।

उच्च आवृत्ति शोर कम गर्न को लागी, प्रत्येक Vcc र GND मा सकेसम्म धेरै decoupling कैपेसिटरहरु राख्नुहोस्।

समानान्तर मा Vcc र GND विमानहरु बाहिर बिछ्याउन, (जस्तै FR-4PCB रूपमा) dielectrics संग अलग, र अन्य तहहरु मा बाईपास capacitors बाहिर बिछ्याउने।

(8) उच्च गति प्रणाली ग्राउन्ड बाउन्स

प्रत्येक Vcc/GND संकेत जोडी एक decoupling संधारित्र थप्न कोसिस गर्नुहोस्।

एक बाह्य बफर ड्राइभर क्षमता को आवश्यकता कम गर्न को लागी काउन्टरहरु को रूप मा उच्च गति उल्टाउने संकेतहरु को आउटपुट अन्त मा जोडिएको छ।

ढिलो ढिलो (कम वृद्धि-ढलान) मोड आउटपुट संकेतहरु को लागी कडा गति को आवश्यकता छैन को लागी सेट गरीएको थियो।

लोड प्रतिक्रिया प्रतिक्रिया।

घडी फ्लिपि signal संकेत घटाउनुहोस्, वा चिप वरपर सकेसम्म समान रूपमा यो वितरण गर्नुहोस्।

सिग्नल जुन बारम्बार फ्लिप हुन्छ सकेसम्म चिप को GND पिन को नजिक छ।

तुल्यकालिक समय सर्किट को डिजाइन उत्पादन को तत्काल उल्टो बाट बच्न पर्छ।

बिजुली आपूर्ति र जमीन मोड्नु समग्र inductance मा भूमिका खेल्न सक्छ।