Sekiranya di zaman yang cerdas ini, dalam bidang ini, anda ingin memiliki kemahiran dalam FPGA, maka dunia akan meninggalkan anda, The Times akan meninggalkan anda.

Pertimbangan untuk sistem berkelajuan tinggi BPA design related to serdes applications are as follows:

(1) Pendawaian mikrostrip dan Stripline.

Garis jalur mikro adalah pendawaian di atas lapisan isyarat luar satah rujukan (GND atau Vcc) yang dipisahkan oleh media elektrik untuk mengurangkan kelewatan; Kabel pita diarahkan ke lapisan isyarat dalaman di antara dua pesawat rujukan (GND atau Vcc) untuk reaktansi kapasitif yang lebih besar, kawalan impedans yang lebih mudah dan isyarat yang lebih bersih, seperti yang ditunjukkan dalam gambar.

Garis jalur mikro dan jalur jalur terbaik untuk pendawaian

(2) pendawaian isyarat pembezaan berkelajuan tinggi.

Kaedah pendawaian biasa untuk pasangan isyarat pembezaan berkelajuan tinggi merangkumi jalur mikro Edge Coupled (lapisan atas), garis reben Edge Coupled (lapisan isyarat tertanam, sesuai untuk pasangan isyarat pembezaan SERDES berkelajuan tinggi) dan jalur mikro Jalur Lebar, seperti yang ditunjukkan dalam gambar.

Pendawaian pasangan isyarat pembezaan berkelajuan tinggi

(3) kapasiti pintasan (BypassCapacitor).

Kapasitor pintas adalah kapasitor kecil dengan impedans siri yang sangat rendah, yang digunakan terutamanya untuk menyaring gangguan frekuensi tinggi dalam isyarat penukaran kelajuan tinggi. Terdapat tiga jenis kapasitor pintasan yang terutama digunakan dalam sistem FPGA: sistem berkelajuan tinggi (100MHz ~ 1GHz) kapasitor pintas yang biasa digunakan berkisar antara 0.01nF hingga 10nF, umumnya diedarkan dalam jarak 1cm dari Vcc; Sistem berkelajuan sederhana (lebih daripada sepuluh MHZ 100MHz), julat kapasitor pintas biasa adalah kapasitor tantalum 47nF hingga 100nF, biasanya dalam jarak 3cm dari Vcc; Sistem berkelajuan rendah (kurang dari 10 MHZ), julat kapasitor pintas yang biasa digunakan adalah kapasitor 470nF hingga 3300nF, susun atur pada PCB agak bebas.

(4) Pendawaian optimum kapasiti.

Capacitor wiring can follow the following design guidelines, as shown.

Pendawaian optimum kapasitif

Capacitive pin pads are connected using large size through holes (Via) to reduce coupling reactance.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (Low Effective Series Resistance) were used.

Setiap pin atau lubang GND harus disambungkan ke permukaan tanah.

(5) Perkara utama pendawaian jam sistem berkelajuan tinggi.

Elakkan berliku zigzag dan jam laluan selurus mungkin.

Cuba laluan dalam lapisan isyarat tunggal.

Jangan gunakan lubang melalui seberapa banyak yang mungkin, kerana lubang melalui akan memperkenalkan ketidakcocokan pantulan dan impedans yang kuat.

Gunakan pendawaian mikrostrip di lapisan atas sebanyak mungkin untuk mengelakkan penggunaan lubang dan meminimumkan kelewatan isyarat.

Letakkan landasan tanah di dekat lapisan isyarat jam sejauh mungkin untuk mengurangkan bunyi dan crosstalk. Sekiranya lapisan isyarat dalaman digunakan, lapisan isyarat jam dapat diapit antara dua pesawat tanah untuk mengurangkan bunyi dan gangguan. Memendekkan kelewatan isyarat.

Isyarat jam harus sesuai dengan impedans.

(6) Perkara yang memerlukan perhatian dalam pemasangan dan pendawaian sistem berkelajuan tinggi.

Note the impedance matching of the differential signal.

Perhatikan lebar garis isyarat pembezaan sehingga dapat mentolerir 20% masa kenaikan atau penurunan isyarat.

Dengan penyambung yang sesuai, frekuensi penyambung yang dinilai harus memenuhi frekuensi reka bentuk tertinggi.

Gandingan pasangan tepi harus digunakan sejauh mungkin untuk mengelakkan gandingan pasangan lebar, peraturan pecahan 3S harus digunakan untuk mengelakkan gandingan berlebihan atau silang kata.

(7) Catatan mengenai penyaringan bunyi untuk sistem berkelajuan tinggi.

Kurangkan gangguan frekuensi rendah (di bawah 1KHz) yang disebabkan oleh bunyi sumber kuasa, dan tambahkan perisai atau litar penapisan pada setiap hujung akses sumber kuasa.

Tambahkan penapis kapasitor elektrolitik 100F di setiap tempat di mana bekalan kuasa memasuki PCB.

Untuk mengurangkan bunyi frekuensi tinggi, letakkan sebanyak mungkin kapasitor pemisah pada setiap Vcc dan GND.

Susunkan pesawat Vcc dan GND secara selari, pisahkan dengan dielektrik (seperti FR-4PCB), dan susunkan kapasitor pintasan di lapisan lain.

(8) Sistem Bouncing Tanah berkelajuan tinggi

Cuba tambahkan kapasitor pemisah pada setiap pasangan isyarat Vcc / GND.

Buffer luaran ditambahkan ke hujung output isyarat pembalikan berkelajuan tinggi seperti kaunter untuk mengurangkan keperluan keupayaan memandu.

Mod Slow Slew (low-rise-slope) ditetapkan untuk isyarat output yang tidak memerlukan kelajuan yang keras.

Kawal reaktans beban.

Kurangkan isyarat membalikkan jam, atau sebarkan sekata mungkin di sekitar cip.

Isyarat yang sering terbalik adalah sedekat mungkin dengan pin cip GND.

Reka bentuk litar pemasaan segerak harus mengelakkan pembalikan output seketika.

Mengalihkan bekalan kuasa dan tanah dapat memainkan peranan dalam induktansi keseluruhan.