Wenn Sie in diesem intelligenten Zeitalter auf diesem Gebiet Kenntnisse in FPGA haben möchten, wird Sie die Welt verlassen, die Times wird Sie verlassen.

Überlegungen zum Hochgeschwindigkeitssystem PCB Design im Zusammenhang mit Serdes-Anwendungen sind wie folgt:

(1) Microstrip- und Stripline-Verdrahtung.

Mikrostreifenleitungen werden über die äußere Signalschicht einer Referenzebene (GND oder Vcc) verdrahtet, die durch elektrische Medien getrennt ist, um Verzögerungen zu minimieren; Die Flachbanddrähte werden in der inneren Signalschicht zwischen den beiden Referenzebenen (GND oder Vcc) verlegt, um eine größere kapazitive Reaktanz, eine einfachere Impedanzkontrolle und ein saubereres Signal zu erzielen, wie in der Abbildung gezeigt.

Mikrostreifenleitung und Streifenleitung eignen sich am besten für die Verdrahtung

(2) Hochgeschwindigkeits-Differenzsignalverdrahtung.

Gängige Verdrahtungsmethoden für Hochgeschwindigkeits-Differenzsignalpaare umfassen Edge Coupled Microstrip (obere Schicht), Edge Coupled Ribbon Line (eingebettete Signalschicht, geeignet für Hochgeschwindigkeits-SERDES-Differenzsignalpaar) und Broadside Coupled Microstrip, wie in der Abbildung gezeigt.

Hochgeschwindigkeits-Differenzsignalpaarverdrahtung

(3) Bypass-Kapazität (BypassCapacitor).

Der Bypass-Kondensator ist ein kleiner Kondensator mit sehr niedriger Serienimpedanz, der hauptsächlich zum Filtern von Hochfrequenzstörungen in Hochgeschwindigkeitswandlungssignalen verwendet wird. Es gibt drei Arten von Bypass-Kondensatoren, die hauptsächlich in FPGA-Systemen verwendet werden: Hochgeschwindigkeitssysteme (100 MHz bis 1 GHz) üblicherweise verwendete Bypass-Kondensatoren reichen von 0.01 nF bis 10 nF, im Allgemeinen innerhalb von 1 cm von Vcc verteilt; Mittelschnelles System (mehr als zehn MHz 100 MHz), der gemeinsame Bypass-Kondensatorbereich beträgt 47 nF bis 100 nF Tantalkondensator, im Allgemeinen innerhalb von 3 cm von Vcc; Low-Speed-System (weniger als 10 MHz), der häufig verwendete Bypass-Kondensatorbereich beträgt 470 nF bis 3300 nF Kondensator, das Layout auf der Leiterplatte ist relativ frei.

(4) Kapazitätsoptimale Verdrahtung.

Capacitor wiring can follow the following design guidelines, as shown.

Kapazitive optimale Verdrahtung

Kapazitive Pin-Pads werden mit großen Durchgangslöchern (Via) verbunden, um die Kopplungsreaktanz zu reduzieren.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

Es wurden LESR-Kondensatoren (Low Effective Series Resistance) verwendet.

Jeder GND-Pin oder jedes GND-Loch sollte mit der Masseplatte verbunden werden.

(5) Schlüsselpunkte der Hochgeschwindigkeits-Systemtaktverdrahtung.

Vermeiden Sie Zickzack-Wicklungen und verlegen Sie die Uhren so gerade wie möglich.

Versuchen Sie, in einer einzigen Signalschicht zu routen.

Verwenden Sie möglichst keine Durchgangslöcher, da Durchgangslöcher zu starker Reflexion und Impedanzfehlanpassungen führen.

Verwenden Sie so weit wie möglich Microstrip-Verdrahtung in der obersten Schicht, um die Verwendung von Löchern zu vermeiden und die Signalverzögerung zu minimieren.

Platzieren Sie die Masseplatte so weit wie möglich in der Nähe der Taktsignalschicht, um Rauschen und Übersprechen zu reduzieren. Wenn eine interne Signalschicht verwendet wird, kann die Taktsignalschicht zwischen zwei Masseebenen gelegt werden, um Rauschen und Interferenzen zu reduzieren. Signalverzögerung verkürzen.

Das Taktsignal sollte korrekt impedanzangepasst sein.

(6) Angelegenheiten, die bei der Kopplung und Verkabelung von Hochgeschwindigkeitssystemen Aufmerksamkeit erfordern.

Note the impedance matching of the differential signal.

Beachten Sie die Breite der Differenzsignalleitung, damit sie 20 % der Signalanstiegs- oder -abfallzeit tolerieren kann.

Bei geeigneten Steckverbindern sollte die Nennfrequenz des Steckverbinders der höchsten Frequenz des Designs entsprechen.

Soweit möglich sollte eine Flankenkopplungskopplung verwendet werden, um eine Breitseitenkopplungskopplung zu vermeiden, eine 3S-Bruchregel sollte verwendet werden, um eine Überkopplung oder Kreuzworträtsel zu vermeiden.

(7) Hinweise zur Rauschfilterung für Hochgeschwindigkeitssysteme.

Reduzieren Sie niederfrequente Störungen (unter 1 kHz), die durch Rauschen der Stromquelle verursacht werden, und fügen Sie an jedem Zugangsende der Stromquelle eine Abschirmungs- oder Filterschaltung hinzu.

Fügen Sie an jeder Stelle, an der das Netzteil in die Leiterplatte eintritt, einen 100F-Elektrolytkondensatorfilter hinzu.

Um hochfrequentes Rauschen zu reduzieren, platzieren Sie so viele Entkopplungskondensatoren wie möglich an jedem Vcc und GND.

Legen Sie die Vcc- und GND-Ebenen parallel aus, trennen Sie sie mit Dielektrika (wie FR-4PCB) und legen Sie Bypass-Kondensatoren in anderen Schichten an.

(8) High-Speed-System Ground Bounce

Versuchen Sie, jedem Vcc/GND-Signalpaar einen Entkopplungskondensator hinzuzufügen.

Ein externer Puffer wird dem Ausgangsende von Hochgeschwindigkeits-Umkehrsignalen wie z. B. Zählern hinzugefügt, um den Bedarf an Antriebskapazität zu reduzieren.

Der Slow Slew (Low-Rise-Slope)-Modus wurde für Ausgangssignale eingestellt, die keine hohe Geschwindigkeit erforderten.

Lastreaktanz kontrollieren.

Reduzieren Sie das Clock-Flipping-Signal oder verteilen Sie es so gleichmäßig wie möglich auf dem Chip.

Das Signal, das häufig kippt, liegt so nah wie möglich am GND-Pin des Chips.

Der Entwurf einer synchronen Zeitgeberschaltung sollte die augenblickliche Umkehrung der Ausgabe vermeiden.

Die Umleitung der Stromversorgung und der Erde kann eine Rolle bei der Gesamtinduktivität spielen.