Se nesta era intelixente, neste campo, desexa ter unha habilidade en FPGA, entón o mundo abandonaráo, The Times abandonaráo.

Consideracións para o sistema de alta velocidade PCB o deseño relacionado coas aplicacións serdes é o seguinte:

(1) Microstrip e Stripline cableado.

As liñas de microstrip están a cablear a capa de sinal externa dun plano de referencia (GND ou Vcc) separadas por medios eléctricos para minimizar os atrasos; Os fíos da cinta encamíñanse na capa de sinal interna entre os dous planos de referencia (GND ou Vcc) para unha maior reactancia capacitiva, un control de impedancia máis sinxelo e un sinal máis limpo, como se mostra na figura.

A liña de microstrip e a liña de tira son as mellores para cablear

(2) cableado do sinal diferencial de alta velocidade.

Os métodos de cableado comúns para o par de sinais diferenciais de alta velocidade inclúen microcinta Edge Coupled (capa superior), liña de cinta acoplada Edge (capa de sinal incorporada, axeitada para par de sinais diferenciais SERDES de alta velocidade) e microcinta acoplada Broadside, como se mostra na figura.

Cableado de pares de sinal diferencial de alta velocidade

(3) bypass capacitance (BypassCapacitor).

O condensador de derivación é un condensador pequeno cunha impedancia de serie moi baixa, que se usa principalmente para filtrar interferencias de alta frecuencia en sinais de conversión de alta velocidade. Hai tres tipos de condensadores de derivación aplicados principalmente no sistema FPGA: o sistema de alta velocidade (100 MHz ~ 1 GHz) os condensadores de derivación de uso común varían de 0.01 nF a 10 nF, xeralmente distribuídos a 1 cm de Vcc; Sistema de velocidade media (máis de dez MHZ 100 MHz), o rango común do condensador de derivación é de 47 nF a 100 nF de condensador de tántalo, normalmente a menos de 3 cm de Vcc; Sistema de baixa velocidade (menos de 10 MHZ), o rango de condensador de derivación usado normalmente é de 470nF a 3300nF, o deseño no PCB é relativamente libre.

(4) Cableado óptimo de capacidade.

O cableado do condensador pode seguir as seguintes pautas de deseño, como se mostra.

Cableado óptimo capacitivo

As almofadas capacitivas están conectadas mediante buratos de gran tamaño (vía) para reducir a reactancia do acoplamento.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

Utilizáronse condensadores LESR (Low Effective Series Resistance).

Cada pino ou burato GND debería estar conectado ao plano de terra.

(5) Puntos clave do cableado do reloxo do sistema de alta velocidade.

Evite o devanado en zigzag e dirixa os reloxos o máis rectos posibles.

Tente enrutar nunha única capa de sinal.

Non empregue buratos pasantes tanto como sexa posible, xa que os buracos pasantes introducirán fortes reflexos e desaxustes de impedancia.

Use o cableado de microtiras na capa superior tanto como sexa posible para evitar o uso de buratos e minimizar o atraso do sinal.

Coloque o plano terrestre preto da capa de sinal do reloxo na medida do posible para reducir o ruído e a diafonía. Se se usa unha capa de sinal interna, a capa de sinal de reloxo pódese intercalar entre dous planos terrestres para reducir o ruído e as interferencias. Acurtar o atraso do sinal.

O sinal do reloxo debería coincidir correctamente coa impedancia.

(6) Asuntos que precisan atención no acoplamento e cableado do sistema de alta velocidade.

Note the impedance matching of the differential signal.

Teña en conta o ancho da liña de sinal diferencial para que poida tolerar o 20% do tempo de subida ou baixada do sinal.

Con conectores apropiados, a frecuencia nominal do conector debería atender á frecuencia máis alta do deseño.

O acoplamiento de parellas debe utilizarse na medida do posible para evitar o acoplamiento de parella lateral, a regra fraccionada 3S debe utilizarse para evitar o acoplamento excesivo ou o encrucillado.

(7) Notas sobre o filtrado de ruído para sistemas de alta velocidade.

Reduce as interferencias de baixa frecuencia (inferiores a 1 KHz) causadas polo ruído da fonte de enerxía e engade circuítos de protección ou filtrado a cada extremo de acceso da fonte de enerxía.

Engade un filtro de condensador electrolítico 100F en cada lugar onde a fonte de alimentación entre no PCB.

Para reducir o ruído de alta frecuencia, coloque o maior número de condensadores de desacoplamiento en cada Vcc e GND.

Coloca os planos Vcc e GND en paralelo, sepáraos con dieléctricos (como FR-4PCB) e coloca condensadores de derivación noutras capas.

(8) Sistema de alta velocidade Ground Bounce

Tente engadir un condensador de desacoplamiento a cada par de sinais Vcc / GND.

Engádese un búfer externo ao final de saída de sinais de inversión de alta velocidade como contadores para reducir a esixencia de capacidade de condución.

O modo Slow Slew (pendente baixa) estableceuse para sinais de saída que non requirían unha velocidade forte.

Controlar a reactancia da carga.

Reduce o sinal do reloxo ou distribúeo o máis uniformemente posible ao redor do chip.

O sinal que xira con frecuencia está o máis preto posible do pin GND do chip.

O deseño dun circuíto de sincronización sincrónica debería evitar a inversión instantánea da saída.

Desviar a fonte de alimentación e o chan pode desempeñar un papel na inductancia xeral.