이 지적인 시대에 이 분야에서 FPGA 기술을 갖고 싶다면 세상이 당신을 버리고 The Times가 당신을 버릴 것입니다.

고속 시스템에 대한 고려 사항 PCB design related to serdes applications are as follows:

(1) 마이크로스트립 및 스트립라인 배선.

마이크로스트립 라인은 지연을 최소화하기 위해 전기 매체로 분리된 기준 평면(GND 또는 Vcc)의 외부 신호 레이어 위에 배선됩니다. 리본 와이어는 그림과 같이 더 큰 용량성 리액턴스, 더 쉬운 임피던스 제어 및 더 깨끗한 신호를 위해 두 개의 기준 평면(GND 또는 Vcc) 사이의 내부 신호 레이어에 라우팅됩니다.

마이크로스트립 라인과 스트립 라인은 배선에 가장 적합합니다.

(2) 고속 차동 신호 배선.

고속 차동 신호 쌍의 일반적인 배선 방법에는 그림과 같이 에지 결합 마이크로스트립(최상위 레이어), 에지 결합 리본 라인(내장 신호 레이어, 고속 SERDES 차동 신호 쌍에 적합) 및 브로드사이드 결합 마이크로스트립이 있습니다.

고속 차동 신호 쌍 배선

(3) bypass capacitance (BypassCapacitor).

Bypass capacitor is a small capacitor with very low series impedance, which is mainly used to filter high frequency interference in high speed conversion signals. FPGA 시스템에 주로 적용되는 세 가지 종류의 바이패스 커패시터가 있습니다. 고속 시스템(100MHz~1GHz) 일반적으로 사용되는 바이패스 커패시터 범위는 0.01nF ~ 10nF이며 일반적으로 Vcc에서 1cm 이내에 분포합니다. 중속 시스템(100 MHZ 47MHz 이상), 일반적인 바이패스 커패시터 범위는 100nF ~ 3nF 탄탈륨 커패시터이며 일반적으로 Vcc의 XNUMXcm 이내입니다. 저속 시스템(10MHz 미만), 일반적으로 사용되는 바이패스 커패시터 범위는 470nF ~ 3300nF 커패시터이며 PCB의 레이아웃은 비교적 자유롭습니다.

(4) 커패시턴스 최적 배선.

Capacitor wiring can follow the following design guidelines, as shown.

용량성 최적 배선

Capacitive pin pads are connected using large size through holes (Via) to reduce coupling reactance.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (Low Effective Series Resistance) were used.

각 GND 핀 또는 구멍은 접지면에 연결해야 합니다.

(5) 고속 시스템 클럭 배선의 요점.

지그재그로 감기는 것을 피하고 시계를 가능한 한 직선으로 놓으십시오.

단일 신호 레이어에서 라우팅을 시도합니다.

관통 구멍은 강한 반사 및 임피던스 불일치를 유발할 수 있으므로 가능한 많이 관통 구멍을 사용하지 마십시오.

홀의 사용을 피하고 신호 지연을 최소화하기 위해 가능한 한 최상층에 마이크로 스트립 배선을 사용하십시오.

노이즈와 혼선을 줄이기 위해 가능한 한 클록 신호 레이어 근처에 접지면을 배치합니다. 내부 신호 레이어를 사용하는 경우 클록 신호 레이어를 두 개의 접지면 사이에 끼워 노이즈와 간섭을 줄일 수 있습니다. 신호 지연을 줄입니다.

클럭 신호는 임피던스가 정확하게 일치해야 합니다.

(6) 고속 계통 연결 및 배선 시 주의 사항.

Note the impedance matching of the differential signal.

신호 상승 또는 하강 시간의 20%를 허용할 수 있도록 차동 신호 라인의 폭에 유의하십시오.

적절한 커넥터를 사용하면 커넥터의 정격 주파수가 설계의 최고 주파수를 충족해야 합니다.

에지-커플 커플링은 브로드사이드-커플 커플링을 피하기 위해 가능한 한 사용되어야 하며, 3S 분수 규칙은 과-커플링 또는 크로스워드를 피하기 위해 사용되어야 합니다.

(7) 고속 시스템의 노이즈 필터링에 대한 참고 사항.

전원 노이즈로 인한 저주파 간섭(1KHz 이하)을 줄이고 각 전원 액세스 엔드에 차폐 또는 필터링 회로를 추가합니다.

전원 공급 장치가 PCB에 들어가는 각 위치에 100F 전해 콘덴서 필터를 추가하십시오.

고주파 노이즈를 줄이려면 각 Vcc 및 GND에 가능한 한 많은 디커플링 커패시터를 배치하십시오.

Vcc 및 GND 평면을 병렬로 배치하고 유전체(예: FR-4PCB)로 분리하고 다른 층에 바이패스 커패시터를 배치합니다.

(8) 고속 시스템 그라운드 바운스

각 Vcc/GND 신호 쌍에 디커플링 커패시터를 추가하십시오.

카운터와 같은 고속 반전 신호의 출력단에 외부 버퍼를 추가하여 구동 용량 요구 사항을 줄입니다.

저속 슬루(low-rise-slope) 모드는 거친 속도가 필요하지 않은 출력 신호에 대해 설정되었습니다.

부하 리액턴스를 제어합니다.

클럭 플리핑 신호를 줄이거나 칩 주변에 최대한 균등하게 분배하십시오.

자주 뒤집히는 신호는 가능한 한 칩의 GND 핀에 가깝습니다.

동기 타이밍 회로의 설계는 출력의 순간적인 반전을 피해야 합니다.

전원 공급 장치와 접지를 전환하면 전체 인덕턴스에서 역할을 할 수 있습니다.