Upami dina jaman anu cerdas ieu, dina bidang ieu, anjeun hoyong gaduh katerampilan dina FPGA, maka dunya bakal ngantunkeun anjeun, The Times bakal ninggalkeun anjeun.

Pertimbangan pikeun sistem kecepatan-gancang PCB desain anu aya hubunganana sareng aplikasi serdes sapertos kieu:

(1) Mikrostrip sareng kabel Stripline.

Garis mikrostrip aya kabel dina lapisan sinyal luar pesawat rujukan (GND atanapi Vcc) dipisahkeun ku média listrik pikeun ngirangan tunduh; Kawat pita dialihkeun dina lapisan sinyal jero antara dua pesawat rujukan (GND atanapi Vcc) pikeun réaktansi kapasitif anu langkung ageung, kontrol impedansi anu langkung gampang sareng sinyal anu langkung bersih, sapertos anu dipidangkeun dina gambar.

Garis mikrostrip sareng jalur strip anu paling saé pikeun kabel

(2) kabel sinyal bédana kecepatan luhur.

Métode kabel umum pikeun pasangan sinyal diferensial kecepatan tinggi kalebet microstrip Tepi Gandeng (lapisan luhur), garis pita Gandeng Tepi (lapisan sinyal dipasang, cocog pikeun pasang sinyal diferensial SERDES gancang) sareng microstrip Broadside Gandeng, sapertos anu dipidangkeun dina gambar.

Kabel pasang sinyal diferensial gancang

(3) bypass capacitance (BypassCapacitor).

Kapasitor bypass mangrupikeun kapasitor alit kalayan impedansi séri anu sangat rendah, anu utamina dianggo pikeun nyaring gangguan frekuensi tinggi dina sinyal konvérsi gancang. Aya tilu jinis kapasitor bypass utamina dilarapkeun dina sistem FPGA: sistem kecepatan tinggi (100MHz ~ 1GHz) kapasitor bypass biasa dianggo mimitian ti 0.01nF dugi ka 10nF, umumna disebarkeun dina 1cm ti Vcc; Sistem sedeng-gancang (langkung ti sapuluh MHZ 100MHz), rentang kapasitor bypass umum nyaéta 47nF dugi 100nF tantalum kapasitor, umumna aya dina 3cm Vcc; Sistem kecepatan rendah (kirang ti 10 MHZ), rentang kapasitor bypass anu biasa dianggo nyaéta 470nF dugi ka kapasitor 3300nF, tata ruang dina PCB kawilang gratis.

(4) Kamampuh kabel optimal.

Kabel kapasitor tiasa nuturkeun tungtunan desain ieu, sapertos anu dipidangkeun.

Kabel optimal optimal

Bantalan pin kapasitif disambungkeun nganggo ukuran ageung ngalangkungan liang (Via) pikeun ngirangan réaktansi gandeng.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

Kapasitor LESR (Résistansi Seri Épéktip Rendah) dianggo.

Unggal pin GND atanapi liang kedah disambungkeun kana pesawat darat.

(5) Titik konci sambungan kabel sistem-gancang.

Hindarkeun zigzag winding sareng rute rute sakumaha lempeng-gancangna.

Coba ruteu dina lapisan sinyal tunggal.

Entong nganggo-liwat liang-gancang, sabab liang-liwat bakal ngenalkeun réfléksi anu kuat sareng kacocokan impedansi.

Anggo kabel microstrip dina lapisan luhur sabisa-bisa pikeun nyingkahan panggunaan liang sareng ngaleutikan tunda sinyal.

Tempatkeun pesawat darat caket lapisan sinyal jam sajauh mungkin pikeun ngirangan noise sareng crosstalk. Upami lapisan sinyal internal dianggo, lapisan sinyal jam tiasa ditangkep antara dua pesawat darat kanggo ngirangan noise sareng gangguan. Singkat reureuh sinyal.

Sinyal jam kedah leres impedansi cocog.

(6) Perkawis peryogi perhatosan dina gandeng sistem kecepatan-gancang sareng kabel.

Note the impedance matching of the differential signal.

Catet lebar garis sinyal diferensial sahingga tiasa sabar 20% tina naékna sinyal atanapi waktos ragrag.

Kalayan konektor anu cocog, frékuénsi anu dipeunteun konektor kedahna ngagaduhan frékuénsi luhur desain.

Gandeng ujung-pasangan kedah dianggo sajauh-jauhna pikeun nyingkahan gandeng jembar-pasangan, aturan pecahan 3S kedah dianggo pikeun nyingkahan gandeng teuing atanapi silang.

(7) Catetan ngeunaan nyaring noise pikeun sistem gancang-gancang.

Ngurangan gangguan frekuensi handap (handapeun 1KHz) disababkeun ku noise sumber kakuatan, sareng nambihan taméng atanapi sirkuit nyaring dina unggal tungtung aksés sumber kakuatan.

Tambihkeun saringan kapasitor éléktrolit 100F di unggal tempat dimana catu daya asup kana PCB.

Pikeun ngirangan noise frékuénsi luhur, tempatkeun seueur kapasitor decoupling di unggal Vcc sareng GND sabisa.

Iklaskeun pesawat Vcc sareng GND sacara paralel, pisahkeun sareng diéléktrik (sapertos FR-4PCB), sareng iklas kapasitor bypass dina lapisan anu sanés.

(8) Sistem kecepatan luhur Ground Bouncing

Coba pikeun tambihan kapasitor decoupling ka unggal pasangan sinyal Vcc / GND.

Hiji panyangga éksternal ditambihkeun kana tungtung kaluaran sinyal pembalikan laju-gancang sapertos konter kanggo ngirangan sarat kapasitas nyetir.

Mode Slow Slew (low-naek-slope) disetél pikeun sinyal kaluaran anu henteu meryogikeun kagancangan anu kasar.

Kontrol réaktansi.

Ngurangan sinyal flip jam, atanapi ngadistribusikaeunana sakumaha merata sabisa chip.

Sinyal anu sering dibalikkeun caket kana pin GND tina chip sakumaha mungkin.

Desain sirkuit waktos sinkron kedah nyingkahan pembalikan kaluaran sakedapan.

Mindahkeun catu daya sareng taneuh tiasa berperan dina induktansi umum.