Kung sa matalinong panahon na ito, sa larangang ito, nais mong magkaroon ng kasanayan sa FPGA, kung gayon iiwan ka ng mundo, iiwanan ka ng The Times.

Mga pagsasaalang-alang para sa mataas na bilis ng system PCB design related to serdes applications are as follows:

(1) Mga kable ng mikropono at Stripline.

Ang mga linya ng microptrip ay mga kable sa panlabas na layer ng signal ng isang sanggunian na eroplano (GND o Vcc) na pinaghihiwalay ng elektrikal na media upang mabawasan ang mga pagkaantala; Ang mga wire ng laso ay inilipat sa panloob na layer ng signal sa pagitan ng dalawang eroplano ng sanggunian (GND o Vcc) para sa mas malaki na capacitive reactance, mas madaling kontrol sa impedance at mas malinis na signal, tulad ng ipinakita sa pigura.

Ang linya ng microstrip at strip line ay pinakamahusay para sa mga kable

(2) mga kable ng signal ng bilis ng pagkakaiba-iba.

Ang mga karaniwang pamamaraan ng mga kable para sa mataas na bilis na pagkakaiba sa pares ng signal ay kasama ang Edge Coupled microstrip (tuktok na layer), Edge Coupled ribbon line (naka-embed na layer ng signal, na angkop para sa mataas na bilis na SERDES na kaugalian ng signal signal) at Broadside Coupled microstrip, tulad ng ipinakita sa pigura.

Mga kable ng signal ng pares ng signal ng high speed

(3) bypass capacitance (BypassCapacitor).

Ang capacitor ng Bypass ay isang maliit na capacitor na may napakababang serye ng impedance, na pangunahing ginagamit upang ma-filter ang pagkagambala ng mataas na dalas sa mga signal ng conversion ng mataas na bilis. Mayroong tatlong mga uri ng bypass capacitors pangunahin na inilapat sa FPGA system: system na may mataas na bilis (100MHz ~ 1GHz) na karaniwang ginagamit bypass capacitors saklaw mula sa 0.01nF hanggang 10nF, sa pangkalahatan ay ipinamamahagi sa loob ng 1cm mula sa Vcc; Katamtamang bilis na sistema (higit sa sampung MHZ 100MHz), ang karaniwang saklaw ng kapasitor ng bypass ay 47nF hanggang 100nF tantalum capacitor, sa pangkalahatan sa loob ng 3cm ng Vcc; Mababang bilis na sistema (mas mababa sa 10 MHZ), ang karaniwang ginagamit na saklaw ng kapasitor ng bypass ay 470nF hanggang 3300nF capacitor, ang layout sa PCB ay medyo libre.

(4) Ang pinakamainam na mga kable ng kapasidad.

Capacitor wiring can follow the following design guidelines, as shown.

Capacitive optimal na mga kable

Ang mga capacitive pin pad ay konektado gamit ang malaking sukat sa pamamagitan ng mga butas (Via) upang mabawasan ang reaksyon ng pagkabit.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

Ang mga capacitor ng LESR (Mababang Mabisa na Paglaban sa Serye) ay ginamit.

Ang bawat GND pin o hole ay dapat na konektado sa ground plane.

(5) Mga pangunahing puntos ng mga kable ng orasan ng bilis ng system.

Iwasan ang paikot-ikot na mga zigzag at ruta ng mga orasan nang tuwid hangga’t maaari.

Subukang mag-ruta sa isang solong layer ng signal.

Huwag gumamit ng mga through-hole hangga’t maaari, dahil ang through-hole ay magpapakilala ng malakas na pagsasalamin at mga hindi pagkakatugma sa impedance.

Gumamit ng mga kable ng microstrip sa tuktok na layer hangga’t maaari upang maiwasan ang paggamit ng mga butas at i-minimize ang pagkaantala ng signal.

Ilagay ang ground plane malapit sa layer ng signal ng orasan hangga’t maaari upang mabawasan ang ingay at crosstalk. Kung ginagamit ang isang panloob na layer ng signal, ang layer ng signal ng orasan ay maaaring mai-sandwiched sa pagitan ng dalawang mga eroplano sa lupa upang mabawasan ang ingay at pagkagambala. Paikliin ang pagkaantala ng signal.

Ang signal ng orasan ay dapat na tama na tumugma sa impedance.

(6) Mga bagay na nangangailangan ng pansin sa mataas na bilis ng pagkabit ng system at mga kable.

Note the impedance matching of the differential signal.

Tandaan ang lapad ng linya ng kaugalian ng signal upang maaari nitong tiisin ang 20% ​​ng pagtaas ng signal o oras ng pagbagsak.

Sa naaangkop na mga konektor, ang na-rate na dalas ng konektor ay dapat na matugunan ang pinakamataas na dalas ng disenyo.

Dapat gamitin ang pagkabit ng gilid-pares hangga’t maaari upang maiwasan ang pagkabit ng broadside-couple, dapat gamitin ang 3S praksyonal na patakaran upang maiwasan ang labis na pagkabit o krosword.

(7) Mga tala sa pag-filter ng ingay para sa mga sistemang may bilis.

Bawasan ang pagkagambala ng mababang dalas (sa ibaba 1KHz) sanhi ng ingay ng mapagkukunan ng kuryente, at magdagdag ng kalasag o pag-filter ng circuit sa bawat dulo ng pag-access ng mapagkukunan ng kuryente.

Magdagdag ng 100F electrolytic capacitor filter sa bawat lugar kung saan ang power supply ay pumapasok sa PCB.

Upang mabawasan ang ingay ng mataas na dalas, maglagay ng maraming mga decoupling capacitor sa bawat Vcc at GND hangga’t maaari.

Ilatag ang mga eroplano ng Vcc at GND nang kahanay, paghiwalayin ang mga ito sa dielectrics (tulad ng FR-4PCB), at ilatag ang mga bypass capacitor sa iba pang mga layer.

(8) Mataas na bilis ng system Ground Bounce

Subukang magdagdag ng isang decoupling capacitor sa bawat pares ng signal ng Vcc / GND.

Ang isang panlabas na Buffer ay idinagdag sa output end ng mga high-speed reverse signal tulad ng counter upang mabawasan ang kinakailangan ng kapasidad sa pagmamaneho.

Ang Slow Slew (low-rise-slope) mode ay itinakda para sa mga signal ng output na hindi nangangailangan ng matitinding bilis.

Kontrolin ang reaktibo ng pagkarga.

Bawasan ang signal ng flipping ng orasan, o ipamahagi ito nang pantay-pantay hangga’t maaari sa paligid ng maliit na tilad.

Ang signal na madalas na flip ay mas malapit sa GND pin ng maliit na tilad hangga’t maaari.

Ang disenyo ng magkasabay na circuit ng tiyempo ay dapat na maiwasan ang instant na pag-reverse ng output.

Ang paglipat ng suplay ng kuryente at sa lupa ay maaaring may papel sa pangkalahatang inductance.