जर या बुद्धिमान युगात, या क्षेत्रात, तुम्हाला FPGA मध्ये कौशल्य हवे असेल, तर जग तुम्हाला सोडून देईल, द टाइम्स तुम्हाला सोडून देईल.

हाय-स्पीड सिस्टमसाठी विचार पीसीबी Serdes अनुप्रयोगांशी संबंधित रचना खालीलप्रमाणे आहे:

(1) मायक्रोस्ट्रिप आणि स्ट्रिपलाइन वायरिंग.

विलंब कमी करण्यासाठी विद्युत माध्यमांनी विभक्त केलेल्या संदर्भ विमानाच्या (GND किंवा Vcc) बाह्य सिग्नल लेयरवर मायक्रोस्ट्रिप लाईन्स वायरिंग करत आहेत; आकृतीमध्ये दाखवल्याप्रमाणे जास्त कॅपेसिटिव्ह रिअॅक्शन, सुलभ प्रतिबाधा नियंत्रण आणि क्लीनर सिग्नलसाठी दोन संदर्भ विमानांच्या (GND किंवा Vcc) दरम्यानच्या आतील सिग्नल लेयरमध्ये रिबन वायर वळवल्या जातात.

वायरिंगसाठी मायक्रोस्ट्रिप लाइन आणि स्ट्रिप लाइन सर्वोत्तम आहेत

(2) हाय-स्पीड डिफरेंशियल सिग्नल वायरिंग.

हाय-स्पीड डिफरेंशियल सिग्नल जोडीसाठी सामान्य वायरिंग पद्धतींमध्ये एज कपल्ड मायक्रोस्ट्रिप (टॉप लेयर), एज कपल्ड रिबन लाइन (एम्बेडेड सिग्नल लेयर, हाय-स्पीड SERDES डिफरेंशियल सिग्नल जोडीसाठी योग्य) आणि ब्रॉडसाइड कपल्ड मायक्रोस्ट्रिप, आकृतीमध्ये दाखवल्याप्रमाणे समाविष्ट आहेत.

हाय स्पीड डिफरेंशियल सिग्नल जोडी वायरिंग

(3) बायपास कॅपेसिटन्स (बायपास कॅपेसिटर).

बायपास कॅपेसिटर हा एक लहान कॅपेसिटर आहे ज्यामध्ये खूप कमी मालिका प्रतिबाधा आहे, जी प्रामुख्याने हाय स्पीड रूपांतरण सिग्नलमध्ये उच्च वारंवारता हस्तक्षेप फिल्टर करण्यासाठी वापरली जाते. एफपीजीए प्रणालीमध्ये प्रामुख्याने तीन प्रकारचे बायपास कॅपेसिटर लागू केले जातात: हाय-स्पीड सिस्टम (100MHz ~ 1GHz) सामान्यतः वापरले जाणारे बायपास कॅपेसिटर 0.01nF ते 10nF पर्यंत असतात, साधारणपणे Vcc पासून 1cm मध्ये वितरीत केले जातात; मध्यम-गती प्रणाली (दहा MHZ 100MHz पेक्षा जास्त), सामान्य बायपास कॅपेसिटर श्रेणी 47nF ते 100nF टँटलम कॅपेसिटर आहे, साधारणपणे Vcc च्या 3cm च्या आत; लो-स्पीड सिस्टम (10 MHZ पेक्षा कमी), सामान्यतः वापरले जाणारे बायपास कॅपेसिटर श्रेणी 470nF ते 3300nF कॅपेसिटर आहे, पीसीबीवरील लेआउट तुलनेने विनामूल्य आहे.

(4) कॅपेसिटन्स इष्टतम वायरिंग.

कॅपेसिटर वायरिंग दाखवल्याप्रमाणे खालील डिझाईन मार्गदर्शक तत्त्वांचे पालन करू शकते.

कॅपेसिटिव्ह इष्टतम वायरिंग

कपलिंग रिअॅक्शन कमी करण्यासाठी कॅपेसिटिव्ह पिन पॅड मोठ्या आकाराच्या छिद्रांद्वारे (वाया) वापरून जोडलेले असतात.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

एलईएसआर कॅपेसिटर (कमी प्रभावी मालिका प्रतिरोध) वापरले गेले.

प्रत्येक GND पिन किंवा छिद्र जमिनीच्या विमानाशी जोडलेले असावे.

(5) हाय-स्पीड सिस्टम क्लॉक वायरिंगचे मुख्य मुद्दे.

झिगझॅग वळण आणि मार्ग घड्याळे शक्य तितके सरळ टाळा.

एकाच सिग्नल लेयरमध्ये रूट करण्याचा प्रयत्न करा.

शक्य तितके थ्रू-होल्स वापरू नका, कारण थ्रू-होल्स मजबूत प्रतिबिंब आणि प्रतिबाधा विसंगती सादर करतील.

छिद्रांचा वापर टाळण्यासाठी आणि सिग्नल विलंब कमी करण्यासाठी शक्य तितक्या वरच्या थरात मायक्रोस्ट्रिप वायरिंग वापरा.

आवाज आणि क्रॉसस्टॉक कमी करण्यासाठी शक्य तितक्या क्लॉक सिग्नल लेयरजवळ ग्राउंड प्लेन ठेवा. जर अंतर्गत सिग्नल थर वापरला गेला, तर आवाज आणि हस्तक्षेप कमी करण्यासाठी घड्याळ सिग्नल थर दोन ग्राउंड विमानांमध्ये सँडविच केला जाऊ शकतो. सिग्नल विलंब कमी करा.

घड्याळ सिग्नल योग्यरित्या प्रतिबाधा जुळले पाहिजे.

()) हाय-स्पीड सिस्टीम कपलिंग आणि वायरिंगमध्ये लक्ष देणे आवश्यक असलेल्या बाबी.

Note the impedance matching of the differential signal.

विभेदक सिग्नल लाईनची रुंदी लक्षात घ्या जेणेकरून ते सिग्नलच्या उदय किंवा पडण्याच्या 20% वेळ सहन करू शकेल.

योग्य कनेक्टरसह, कनेक्टरची रेटेड फ्रिक्वेंसी डिझाईनची सर्वोच्च वारंवारता पूर्ण केली पाहिजे.

ब्रॉडसाइड-कपल कपलिंग टाळण्यासाठी एज-कपल कपलिंग शक्य तितक्या शक्यतेने वापरावे, ओव्हर-कपलिंग किंवा क्रॉसवर्ड टाळण्यासाठी 3S फ्रॅक्शनल नियम वापरावा.

(7) हाय-स्पीड सिस्टमसाठी आवाज फिल्टरिंगवरील नोट्स.

उर्जा स्त्रोताच्या आवाजामुळे कमी वारंवारता हस्तक्षेप (1KHz च्या खाली) कमी करा आणि प्रत्येक उर्जा स्त्रोत प्रवेशाच्या शेवटी शिल्डिंग किंवा फिल्टरिंग सर्किट जोडा.

प्रत्येक ठिकाणी जेथे वीज पुरवठा पीसीबीमध्ये प्रवेश करतो तेथे 100F इलेक्ट्रोलाइटिक कॅपेसिटर फिल्टर जोडा.

उच्च-फ्रिक्वेन्सी आवाज कमी करण्यासाठी, प्रत्येक Vcc आणि GND वर शक्य तितके डीकॉप्लिंग कॅपेसिटर ठेवा.

व्हीसीसी आणि जीएनडी विमाने समांतर ठेवा, त्यांना डायलेक्ट्रिक्ससह वेगळे करा (जसे की एफआर -4 पीसीबी) आणि इतर स्तरांमध्ये बायपास कॅपेसिटर घालणे.

(8) हाय स्पीड सिस्टम ग्राउंड बाउन्स

प्रत्येक Vcc/GND सिग्नल जोडीला डिकॉप्लिंग कॅपेसिटर जोडण्याचा प्रयत्न करा.

ड्रायव्हिंग क्षमतेची आवश्यकता कमी करण्यासाठी काउंटरसारख्या हाय-स्पीड रिव्हर्सल सिग्नलच्या आउटपुटच्या शेवटी बाह्य बफर जोडला जातो.

धीमा स्लीव (लो-राईज-स्लोप) मोड आउटपुट सिग्नलसाठी सेट केला गेला ज्यासाठी कठोर गतीची आवश्यकता नव्हती.

लोड रिअॅक्टन्स नियंत्रित करा.

घड्याळ फ्लिपिंग सिग्नल कमी करा किंवा चिपभोवती शक्य तितके समान वितरित करा.

वारंवार फ्लिप होणारा सिग्नल शक्यतो चिपच्या GND पिनच्या जवळ असतो.

सिंक्रोनस टाइमिंग सर्किटच्या डिझाइनने आउटपुटचे तात्काळ उलटणे टाळले पाहिजे.

वीजपुरवठा आणि ग्राउंड बदलणे एकूणच प्रेरणात भूमिका बजावू शकते.