Si en esta era inteligente, en este campo, quieres tener una habilidad en FPGA, entonces el mundo te abandonará, The Times te abandonará.

Consideraciones para el sistema de alta velocidad PCB design related to serdes applications are as follows:

(1) Cableado Microstrip y Stripline.

Las líneas de microbanda se conectan sobre la capa de señal exterior de un plano de referencia (GND o Vcc) separados por medios eléctricos para minimizar los retrasos; Los cables de cinta se enrutan en la capa de señal interna entre los dos planos de referencia (GND o Vcc) para una mayor reactancia capacitiva, un control de impedancia más fácil y una señal más limpia, como se muestra en la figura.

La línea de microcinta y la línea de tira son las mejores para el cableado

(2) cableado de señal diferencial de alta velocidad.

Los métodos de cableado comunes para pares de señales diferenciales de alta velocidad incluyen microbanda acoplada por borde (capa superior), línea de cinta acoplada por borde (capa de señal incorporada, adecuada para par de señales diferenciales SERDES de alta velocidad) y microcinta acoplada por borde, como se muestra en la figura.

Cableado de par de señales diferenciales de alta velocidad

(3) capacitancia de bypass (BypassCapacitor).

El condensador de derivación es un condensador pequeño con una impedancia en serie muy baja, que se utiliza principalmente para filtrar interferencias de alta frecuencia en señales de conversión de alta velocidad. Hay tres tipos de condensadores de derivación que se aplican principalmente en el sistema FPGA: los condensadores de derivación de uso común del sistema de alta velocidad (100MHz ~ 1GHz) varían de 0.01nF a 10nF, generalmente distribuidos dentro de 1cm de Vcc; Sistema de velocidad media (más de diez MHZ 100MHz), el rango de condensador de derivación común es de condensador de tantalio de 47nF a 100nF, generalmente dentro de los 3 cm de Vcc; Sistema de baja velocidad (menos de 10 MHZ), el rango de condensador de derivación comúnmente utilizado es de condensador de 470nF a 3300nF, el diseño en la PCB es relativamente libre.

(4) Cableado de capacitancia óptima.

Capacitor wiring can follow the following design guidelines, as shown.

Cableado óptimo capacitivo

Capacitive pin pads are connected using large size through holes (Via) to reduce coupling reactance.

Use a short, wide wire to connect the pad of the capacitor pin to the hole, or directly connect the pad of the capacitor pin to the hole.

LESR capacitors (Low Effective Series Resistance) were used.

Cada pin o agujero GND debe estar conectado al plano de tierra.

(5) Puntos clave del cableado del reloj del sistema de alta velocidad.

Evite las curvas en zigzag y encamine los relojes lo más rectos posible.

Intente enrutar en una sola capa de señal.

No utilice orificios pasantes tanto como sea posible, ya que los orificios pasantes introducirán una fuerte reflexión y desajustes de impedancia.

Utilice cableado de microbanda en la capa superior tanto como sea posible para evitar el uso de orificios y minimizar el retardo de la señal.

Coloque el plano de tierra cerca de la capa de señal de reloj lo más lejos posible para reducir el ruido y la diafonía. Si se utiliza una capa de señal interna, la capa de señal de reloj se puede intercalar entre dos planos de tierra para reducir el ruido y la interferencia. Acorte el retardo de la señal.

La señal del reloj debe coincidir correctamente con la impedancia.

(6) Asuntos que requieren atención en el cableado y acoplamiento del sistema de alta velocidad.

Note the impedance matching of the differential signal.

Tenga en cuenta el ancho de la línea de señal diferencial para que pueda tolerar el 20% del tiempo de subida o bajada de la señal.

Con conectores adecuados, la frecuencia nominal del conector debe cumplir con la frecuencia más alta del diseño.

El acoplamiento de par de borde debe usarse en la medida de lo posible para evitar el acoplamiento de par lateral, se debe usar la regla fraccionaria 3S para evitar el acoplamiento excesivo o crucigramas.

(7) Notas sobre filtrado de ruido para sistemas de alta velocidad.

Reduzca la interferencia de baja frecuencia (por debajo de 1 KHz) causada por el ruido de la fuente de alimentación y agregue un circuito de blindaje o filtrado en cada extremo de acceso a la fuente de alimentación.

Agregue un filtro de condensador electrolítico de 100F en cada lugar donde la fuente de alimentación ingrese a la PCB.

Para reducir el ruido de alta frecuencia, coloque tantos condensadores de desacoplamiento en cada Vcc y GND como sea posible.

Coloque los planos Vcc y GND en paralelo, sepárelos con dieléctricos (como FR-4PCB) y coloque los condensadores de derivación en otras capas.

(8) Sistema de alta velocidad Ground Bounce

Intente agregar un condensador de desacoplamiento a cada par de señales Vcc / GND.

Se agrega un búfer externo al extremo de salida de las señales de inversión de alta velocidad, como contadores, para reducir el requisito de capacidad de conducción.

El modo Slow Slew (pendiente de subida baja) se configuró para señales de salida que no requerían una velocidad brusca.

Controle la reactancia de la carga.

Reduzca la señal de cambio de reloj o distribúyala lo más uniformemente posible alrededor del chip.

La señal que cambia con frecuencia está lo más cerca posible del pin GND del chip.

El diseño del circuito de temporización síncrono debe evitar la inversión instantánea de la salida.

Desviar la fuente de alimentación y la tierra puede jugar un papel en la inductancia general.