I. Data ynfier poadium

1. Oft de yn it proses ûntfongen gegevens folslein binne (ynklusyf skematysk diagram. BRD -bestân, materiaallist, PCB ûntwerpspesifikaasje en PCB -ûntwerp as eask foar feroaring, standerdisaasjespesifikaasje en spesifikaasje foar prosesûntwerp)

2. Soargje derfoar dat it PCB -sjabloan op ‘e hichte is

3. Soargje derfoar dat de posisjonearringskomponinten fan ‘e sjabloan goed lizze

4.PCB -ûntwerpbeskriuwing en PCB -ûntwerp as easken feroarje, standerdisaasjeasken binne dúdlik

5. Soargje derfoar dat ferbeane apparaten en bedradingsgebieten op it sketsdiagram wurde werjûn op ‘e PCB -sjabloan

6. Fergelykje de sketstekening om te befestigjen dat de ôfmjittings en tolerânsjes markeare op PCB korrekt binne, en de definysje fan metalen gat en net -metalisearre gat is presys

7. Nei it befêstigjen fan de krektens fan PCB -sjabloan, is it it bêste om it struktuerbestân te beskoatteljen om te foarkommen dat it wurdt ferpleatst troch ferkearde operaasje

Twad, nei de faze fan ‘e layout -ynspeksje

A. Kontrolearje komponinten

8. Befestigje oft alle apparaatpakketten oerienkomme mei de ferienige bibleteek fan it bedriuw en oft de pakketbibleteek is bywurke (kontrolearje de rinnende resultaten mei viewlog). As net, Symboalen bywurkje

9, moederbord en sub-board, board en backboard, soargje derfoar dat it sinjaal oerienkomt, de posysje oerienkomt, de ferbiningrjochting en seide-skermidentifikaasje is korrekt, en it sub-board hat maatregels foar ferkeard ynfoegjen, en de komponinten op it subboerd en it moederbord moatte net bemoeie

10. Oft de komponinten 100% pleatst binne

11. Iepenje plakbûn foar de TOP- en BOTTOM-lagen fan it apparaat om te sjen oft DRC feroarsake troch oerlaap is tastien

12. Oft Mark punt genôch en needsaaklik is

13. Swiere ûnderdielen moatte wurde pleatst tichtby it PCB -stipepunt as stipekant om de warpage fan ‘e PCB te ferminderjen

14. It is it bêste om de struktuer-relateare apparaten te beskoatteljen neidat se binne regele om foar te kommen dat misoperaasje de posysje beweecht

15. Binnen 5mm om ‘e krimpopening is de foarkant net tastien ûnderdielen te hawwen waans hichte de hichte fan’ e krimpopfang grutter is, en de efterkant is net tastien ûnderdielen of soldeerbouten te hawwen

16. Befestigje oft de apparaatynrjochting foldocht oan de technologyske easken (fokus op BGA, PLCC en patch -socket)

17, metalen shellkomponinten, betelje spesjaal omtinken foar net te botsten mei oare ûnderdielen, om genôch romteposysje te litten

18. Ynterface-relatearre ûnderdielen moatte tichtby de ynterface wurde pleatst, en de bussjauffeur foar it backplane moat wurde pleatst tichtby de ferbining fan ‘e backplane

19. Oft it CHIP -apparaat op it golflodderflak is omboud ta golfsolderpakket,

20. Oft d’r mear dan 50 hânmjittige soldergewrichten binne

21. Horizontale montage moat wurde beskôge foar axiale montage fan hegere komponinten op PCB. Romte litte foar sliepen. En beskôgje de fêste modus, lykas kristalfêste pad

22. Soargje derfoar dat d’r genôch ôfstân is tusken de apparaten mei de heatsink en oare apparaten, en oandachtje foar de hichte fan ‘e haadapparaten binnen it heatsinkbereik

B. Funksje kontrôle

23. Oft de opmaak fan digitale sirkwy en analoge sirkwykomponinten fan it digitaal-analoge hybride board is skieden, en oft de sinjaalstream ridlik is

24, A/D -converters wurde pleatst oer analoge partysjes.

25, opmaak fan klokapparaat is ridlik

26. Oft de opmaak fan sinjaalapparaten mei hege snelheid ridlik is

27, oft it terminalapparaat goed is pleatst (boarne -oerienkommende searyresistinsje moat wurde pleatst oan it sinjaal -ein fan ‘e ein; De tuskenlizzende oerienkommende stringweerstand wurdt pleatst yn ‘e middenposysje; Terminal oerienkommende seary ferset moat wurde pleatst oan it ûntfangende ein fan it sinjaal)

28. Oft it oantal en lokaasje fan ûntkoppelingskondensators fan IC -apparaten ridlik binne

29. Sinjaallinen nimme fleantugen fan ferskate nivo’s as referinsjeflakken. By it oerstekken fan ‘e regio ferdield troch fleantugen, oft de ferbinende kapasiteit tusken de referinsjeplannen tichtby it sinjaalrouteregio is.

30. Oft de opmaak fan it beskermingsskakeling ridlik en befoarderlik is foar segmintaasje

31. Oft de lont fan ‘e stroomfoarsjenning fan it boerd tichtby de ferbiner is pleatst en d’r gjin circuitkomponint foar is

32. Befêstigje dat sterke sinjalen en swak sinjaal (machtferskil 30dB) sirkwy apart wurde regele

33. Oft apparaten dy’t EMC -eksperiminten kinne beynfloedzje wurde pleatst neffens ûntwerprjochtlinen as ferwizing nei suksesfolle ûnderfiningen. Bygelyks: it reset -circuit fan it paniel soe in bytsje ticht moatte wêze by de reset -knop

C. koarts

34, foar waarmte gefoelige ûnderdielen (ynklusyf floeibere medium kapasiteit, kristalvibraasje) sa fier mooglik fuort fan komponinten mei hege macht, radiator en oare waarmteboarnen

35. Oft de yndieling foldocht oan ‘e easken fan kanalen foar termysk ûntwerp en waarmte -dissipaasje (neffens de dokuminten foar prosesûntwerp)

D. de macht

36. Kontrolearje oft de IC -voeding te fier is fan ‘e IC

37. Oft de yndieling fan LDO en omlizzende sirkwy ridlik is

38. Is de kringslay -out om ‘e modulfoarsjenning ridlik

39. Is de algemiene yndieling fan ‘e stroomfoarsjenning ridlik

E. Regelynstellingen

40. Kontrolearje oft alle simulaasjebeperkingen goed binne tafoege oan ‘e Constraint Manager

41. Binne fysike en elektryske regels korrekt ynsteld (noatbeperkingen ynsteld foar machtnetwurk en grûnnetwurk)

42. Oft de ôfstân tusken Test Via en Test Pin genôch is

43. Oft de dikte fan ‘e laminaasje en it skema foldogge oan de easken foar ûntwerp en ferwurking

44. Oft de impedânsje fan alle differinsjaal linen mei karakteristike impedânsje -easken is berekkene en regele troch regels