I. Done etap opinyon

1. Kit done yo resevwa nan pwosesis la yo konplè (ki gen ladan dyagram schematic. BRD dosye, lis materyèl, Pkb spesifikasyon konsepsyon ak konsepsyon PCB oswa egzijans chanjman, spesifikasyon normalizasyon ak spesifikasyon konsepsyon pwosesis)

2. Asire w ke modèl PCB la ajou

3. Ensure that the positioning components of the template are correctly located

4.PCB design description and PCB design or change requirements, standardization requirements are clear

5. Asire ke aparèy entèdi ak zòn fil elektrik sou dyagram nan deskripsyon yo reflete sou modèl PCB la

6. Konpare desen an pou konfime ke dimansyon ak tolerans ki make sou PCB yo kòrèk, e definisyon twou metalize ak twou ki pa metalize egzat.

7. Apre konfime presizyon nan modèl PCB, li pi bon pou fèmen dosye estrikti a pou evite ke yo te deplase pa move operasyon

Dezyèmman, apre etap enspeksyon Layout la

A. Tcheke eleman yo

8. Konfime si tout pakè aparèy yo konsistan avèk bibliyotèk la inifye nan konpayi an epi si bibliyotèk la pake te mete ajou (tcheke rezilta yo kouri ak viewlog). Si ou pa, Mizajou Senbòl

9, mèr ak sub-tablo, tablo ak panno, asire w ke siyal la se korespondan, pozisyon an ki koresponn, direksyon an Connector ak idantifikasyon ekran swa ki kòrèk, ak sub-tablo a gen anti-misinsertion mezi, ak eleman yo sou sub-tablo a ak mèr la pa ta dwe entèfere

10. Kit eleman yo se 100% mete

11. Open place-bound for the TOP and BOTTOM layers of the device to see if DRC caused by overlap is allowed

12. Kit pwen Mak la sifi e nesesè

13. Konpozan lou yo ta dwe mete tou pre pwen sipò PCB oswa bò sipò pou redwi warpage PCB la

14. Li pi bon pou fèmen aparèy ki gen rapò ak estrikti yo apre yo fin ranje yo nan lòd yo anpeche move operasyon nan deplase pozisyon an

15. Within 5mm around the crimping socket, the front side is not allowed to have components whose height exceeds the height of the crimping socket, and the back side is not allowed to have components or solder joints

16. Konfime si layout aparèy la satisfè kondisyon teknolojik yo (konsantre sou BGA, PLCC ak priz priz)

17, konpozan koki metal, peye atansyon espesyal pou pa fè kolizyon ak lòt konpozan, pou kite ase pozisyon espas

18. Konpozan ki gen rapò ak koòdone yo ta dwe mete tou pre koòdone a, epi chofè otobis backplane a ta dwe mete tou pre konektè backplane a.

19. Kit aparèy CHIP la sou sifas soudaj vag la te konvèti an pake soudaj vag,

20. Whether there are more than 50 manual solder joints

21. Montaj orizontal yo ta dwe konsidere pou aliye axial nan pi wo eleman sou PCB. Leave room for sleeping. Epi konsidere mòd fiks la, tankou kristal fiks pad

22. Asire ke gen ase espas ant aparèy yo lè l sèvi avèk koule a chalè ak lòt aparèy, epi peye atansyon sou wotè nan aparèy prensipal yo nan seri a koule chalè

B. Chèk Fonksyon

23. Whether the layout of digital circuit and analog circuit components of the digital-analog hybrid board has been separated, and whether the signal flow is reasonable

24, A / D konvètisè yo mete atravè Partitions analòg.

25, clock device layout is reasonable

26. Kit Layout nan aparèy siyal gwo vitès rezonab

27, si aparèy la tèminal te byen mete (sous matche rezistans seri yo ta dwe mete nan fen kondwi siyal; Rezistans entèmedyè matche ak kòd la mete nan pozisyon presegondè; Tèminal matche rezistans seri yo ta dwe mete nan fen k ap resevwa nan siyal la)

28. Kit kantite ak kote kondansateur dekouple aparèy IC yo rezonab

29. Liy siyal yo pran avyon diferan nivo kòm avyon referans. Lè w ap travèse rejyon an divize pa avyon, si wi ou non kapasite nan konekte ant avyon yo referans se fèmen nan rejyon an rout siyal.

30. Kit Layout la nan kous la pwoteksyon se rezonab ak fezab segmentasyon

31. Kit se plon an nan ekipman pou pouvwa a nan tablo a mete tou pre Connector a epi pa gen okenn eleman sikwi devan li

32. Konfime ke siyal fò ak siyal fèb (pouvwa diferans 30dB) sikwi yo ranje separeman

33. Kit aparèy ki kapab afekte eksperyans EMC yo mete selon direktiv konsepsyon oswa referans a eksperyans siksè. Pou egzanp: kous la Reyajiste nan panèl la ta dwe yon ti kras fèmen nan bouton an Reyajiste

C. lafyèv

34, pou konpozan sansib chalè (ki gen ladan likid mwayen kapasite, kristal Vibration) osi lwen ke posib lwen segondè-pouvwa konpozan, radyatè ak lòt sous chalè

35. Kit Layout la satisfè kondisyon ki nan konsepsyon tèmik ak chanèl dissipation chalè (dapre dokiman yo konsepsyon pwosesis)

D. pouvwa a

36. Tcheke si ekipman pou pouvwa IC la twò lwen IC la

37. Kit Layout nan LDO ak sikwi ki antoure a rezonab

38. Is the circuit layout around the module power supply reasonable

39. Èske layout an jeneral nan ekipman pou pouvwa a rezonab

E. Règleman Anviwònman

40. Tcheke si wi ou non tout kontrent simulation yo te kòrèkteman ajoute nan Manadjè a Kontrent

41. Èske règ fizik ak elektrik mete kòrèkteman (kontrent nòt mete pou rezo pouvwa ak rezo tè)

42. Kit espas ki genyen ant Tès Via ak Tès Pin se ase

43. Kit epesè laminasyon an ak konplo a satisfè kondisyon konsepsyon ak pwosesis yo

44. Si wi ou non enpedans nan tout liy diferans ak kondisyon enpedans karakteristik yo te kalkile ak kontwole pa règleman yo