এর ক্রমবর্ধমান জটিলতা পিসিবি design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. প্যারামিটার সীমাবদ্ধতা সম্পাদক এই প্যারামিটারগুলিকে সূত্রে কোডিফাইড করে যাতে ডিজাইনারদের ডিজাইন এবং উৎপাদনের সময় মাঝে মাঝে পরস্পরবিরোধী প্যারামিটারগুলির সাথে আরও ভালভাবে মোকাবেলা করতে সাহায্য করতে পারে।

সাম্প্রতিক বছরগুলিতে, পিসিবি লেআউট এবং রাউটিং প্রয়োজনীয়তাগুলি আরও জটিল হয়ে উঠেছে এবং মুরের আইন দ্বারা পূর্বাভাস অনুসারে ইন্টিগ্রেটেড সার্কিটগুলিতে ট্রানজিস্টরের সংখ্যা বৃদ্ধি পেয়েছে, ডিভাইসগুলিকে দ্রুততর করে এবং প্রতিটি পালস বৃদ্ধির সময়ের সাথে ছোট হয়, সেইসাথে পিনের সংখ্যা বাড়ায় – প্রায়শই 500 থেকে 2,000। পিসিবি ডিজাইন করার সময় এই সবই ঘনত্ব, ঘড়ি এবং ক্রসস্টক সমস্যা তৈরি করে।

কয়েক বছর আগে, বেশিরভাগ পিসিবিএসের হাতে ছিল মাত্র কয়েকটা “সমালোচনামূলক” নোড (নেট), যা সাধারণত প্রতিবন্ধকতা, দৈর্ঘ্য এবং ছাড়পত্রের সীমাবদ্ধতা হিসাবে সংজ্ঞায়িত করা হয়। পিসিবি ডিজাইনাররা এই রুটগুলি ম্যানুয়ালি রুট করবে এবং তারপরে পুরো সার্কিটের বড় আকারের রাউটিং স্বয়ংক্রিয় করতে সফ্টওয়্যার ব্যবহার করবে। আজকের পিসিবিএসে প্রায়ই ৫০,০০০ বা তার বেশি নোড থাকে, যার ৫০% এরও বেশি গুরুতর। Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

বোর্ডগুলি বড় হলে এই সমস্যাগুলির কিছু সমাধান করা সহজ হবে, কিন্তু প্রবণতা বিপরীত দিকে। আন্তconসংযোগ বিলম্ব এবং উচ্চ ঘনত্বের প্যাকেজের প্রয়োজনীয়তার কারণে, সার্কিট বোর্ডটি ছোট থেকে ছোট হয়ে যাচ্ছে, তাই উচ্চ ঘনত্বের সার্কিট নকশা প্রদর্শিত হয় এবং ক্ষুদ্রায়নের নকশা নিয়ম অনুসরণ করতে হবে। Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

স্থির সীমাবদ্ধতা যা বিদ্যমান

এই সমস্যাগুলির traditionalতিহ্যগত পদ্ধতি হল অভিজ্ঞতা, ডিফল্ট মান, সংখ্যা টেবিল, বা গণনা পদ্ধতি দ্বারা নির্দিষ্ট সীমাবদ্ধতা পরামিতিগুলিতে বৈদ্যুতিক এবং প্রক্রিয়া প্রয়োজনীয়তা অনুবাদ করা। উদাহরণস্বরূপ, একটি সার্কিট ডিজাইন করা প্রকৌশলী প্রথমে একটি রেটযুক্ত প্রতিবন্ধকতা নির্ধারণ করতে পারে এবং তারপর চূড়ান্ত প্রক্রিয়ার প্রয়োজনীয়তার উপর ভিত্তি করে কাঙ্ক্ষিত প্রতিবন্ধকতা অর্জনের জন্য একটি রেটযুক্ত লাইন প্রস্থকে “অনুমান” করতে পারে, অথবা হস্তক্ষেপের জন্য পরীক্ষা করার জন্য একটি গণনা সারণি বা গাণিতিক প্রোগ্রাম ব্যবহার করতে পারে এবং তারপর কাজ করতে পারে দৈর্ঘ্য সীমাবদ্ধতা।

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. এই পদ্ধতির সমস্যা হল অভিজ্ঞতাগত তথ্য একটি সাধারণ নীতি, এবং বেশিরভাগ সময় তারা সঠিক, কিন্তু কখনও কখনও তারা কাজ করে না বা ভুল ফলাফলের দিকে পরিচালিত করে।

এই পদ্ধতিতে যে ত্রুটি হতে পারে তা দেখতে উপরে প্রতিবন্ধকতা নির্ধারণের উদাহরণ ব্যবহার করা যাক। প্রতিবন্ধকতা সম্পর্কিত বিষয়গুলির মধ্যে রয়েছে বোর্ড উপাদানগুলির ডাইলেক্ট্রিক বৈশিষ্ট্য, তামার ফয়েলের উচ্চতা, স্তর এবং স্থল/পাওয়ার স্তরের মধ্যে দূরত্ব এবং লাইনের প্রস্থ। যেহেতু প্রথম তিনটি পরামিতি সাধারণত উত্পাদন প্রক্রিয়া দ্বারা নির্ধারিত হয়, তাই ডিজাইনাররা সাধারণত প্রতিবন্ধকতা নিয়ন্ত্রণের জন্য লাইন প্রস্থ ব্যবহার করে। Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

বেশিরভাগ সময় এই সমস্যাগুলি প্রোটোটাইপ উত্পাদন পর্যায়ে উন্মুক্ত করা হবে, সাধারণভাবে সার্কিট বোর্ড মেরামতের মাধ্যমে সমস্যাটি খুঁজে বের করা বা বোর্ডের নকশা সমাধানের জন্য নতুন করে ডিজাইন করা। এটি করার খরচ বেশি, এবং ফিক্সগুলি প্রায়ই অতিরিক্ত সমস্যা তৈরি করে যার জন্য আরও ডিবাগিংয়ের প্রয়োজন হয়, এবং বিলম্বিত সময়ের কারণে রাজস্ব ক্ষতি ডিবাগিংয়ের খরচ ছাড়িয়ে যায়।Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

পিসিবি নকশা সীমাবদ্ধ করতে কি ব্যবহার করা যেতে পারে?

সমাধান: সীমাবদ্ধতা প্যারামিটারাইজ করুন

বর্তমানে নকশা সফটওয়্যার বিক্রেতারা সীমাবদ্ধতার সাথে প্যারামিটার যোগ করে এই সমস্যা সমাধানের চেষ্টা করে। এই পদ্ধতির সবচেয়ে উন্নত দিক হল যান্ত্রিক বৈশিষ্ট্যগুলি নির্দিষ্ট করার ক্ষমতা যা বিভিন্ন অভ্যন্তরীণ বৈদ্যুতিক বৈশিষ্ট্যগুলি সম্পূর্ণরূপে প্রতিফলিত করে। একবার এইগুলিকে PCB ডিজাইনে অন্তর্ভুক্ত করা হলে, ডিজাইন সফ্টওয়্যার এই তথ্যটি স্বয়ংক্রিয় লেআউট এবং রাউটিং টুল নিয়ন্ত্রণ করতে ব্যবহার করতে পারে।

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. ডিজাইনার ডিআরসি (ডিজাইন রুল চেক) চালাতে পারেন যাতে নতুন প্রক্রিয়া অন্য কোন ডিজাইনের নিয়ম লঙ্ঘন করে কিনা তা নির্ধারণ করতে পারে এবং সমস্ত ত্রুটি সংশোধন করার জন্য ডিজাইনের কোন দিকগুলি পরিবর্তন করা উচিত তা খুঁজে বের করতে পারে।

সীমাবদ্ধতাগুলি গাণিতিক অভিব্যক্তি আকারে ইনপুট হতে পারে, যার মধ্যে রয়েছে ধ্রুবক, বিভিন্ন অপারেটর, ভেক্টর এবং অন্যান্য নকশা সীমাবদ্ধতা, ডিজাইনারদের একটি প্যারামিটারাইজড নিয়ম-চালিত সিস্টেম সরবরাহ করে। Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. পিসিবি ওয়্যারিং, কপার ফয়েল এরিয়ার লোকেশন, এবং লেআউট টুলস এই অবস্থার দ্বারা সৃষ্ট সীমাবদ্ধতাগুলি অনুসরণ করে এবং ডিআরসি যাচাই করে যে পুরো নকশা এই সীমাবদ্ধতাগুলির সাথে সঙ্গতিপূর্ণ, যার মধ্যে লাইন প্রস্থ, স্পেসিং এবং স্পেস প্রয়োজনীয়তা যেমন এলাকা এবং উচ্চতা সীমাবদ্ধতা।

শ্রেণিবিন্যাস ব্যবস্থাপনা

প্যারামিটারাইজড সীমাবদ্ধতার একটি প্রধান সুবিধা হল সেগুলিকে গ্রেড করা যায়। উদাহরণস্বরূপ, গ্লোবাল লাইন প্রস্থের নিয়ম পুরো নকশায় নকশা সীমাবদ্ধতা হিসাবে ব্যবহার করা যেতে পারে। অবশ্যই, কিছু অঞ্চল বা নোড এই নীতিটি অনুলিপি করতে পারে না, তাই উচ্চ-স্তরের সীমাবদ্ধতা বাইপাস করা যেতে পারে এবং অনুক্রমিক নকশায় নিম্ন-স্তরের সীমাবদ্ধতা গ্রহণ করা যেতে পারে। ACCEL টেকনোলজিসের একটি সীমাবদ্ধ সম্পাদক প্যারামেট্রিক কনস্ট্রেন্ট সলভারকে মোট 7 টি স্তর দেওয়া হয়েছে:

1. সমস্ত বস্তুর জন্য নকশা সীমাবদ্ধতা যার অন্য কোন সীমাবদ্ধতা নেই।

2. অনুক্রমের সীমাবদ্ধতা, একটি নির্দিষ্ট স্তরের বস্তুর উপর প্রয়োগ করা হয়।

3. নোড টাইপ সীমাবদ্ধতা একটি নির্দিষ্ট ধরণের সমস্ত নোডের ক্ষেত্রে প্রযোজ্য।

4. Node constraint: applies to a node.

5. আন্ত-শ্রেণীর সীমাবদ্ধতা: দুটি শ্রেণীর নোডের মধ্যে সীমাবদ্ধতা নির্দেশ করে।

6. Spatial constraint, applied to all devices in a space.

7. ডিভাইসের সীমাবদ্ধতা, একটি একক ডিভাইসে প্রয়োগ করা হয়।

সফ্টওয়্যারটি পৃথক ডিভাইস থেকে সম্পূর্ণ নকশা বিধিগুলিতে বিভিন্ন নকশা সীমাবদ্ধতা অনুসরণ করে এবং গ্রাফিক্সের মাধ্যমে নকশায় এই নিয়মগুলির প্রয়োগ আদেশ দেখায়।

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). প্রতিবন্ধকতা নিয়ন্ত্রণের জন্য ডিজাইন নিয়ম হিসাবে প্যারামিটারাইজড সীমাবদ্ধতাগুলি কীভাবে ব্যবহার করা যায় তার একটি উদাহরণ এখানে দেওয়া হল। উপরে উল্লিখিত হিসাবে, প্রতিবন্ধকতা ডাইলেট্রিক ধ্রুবক, নিকটতম লাইন স্তরের দূরত্ব, তামার তারের প্রস্থ এবং উচ্চতার একটি ফাংশন। যেহেতু নকশা দ্বারা প্রয়োজনীয় প্রতিবন্ধকতা নির্ধারণ করা হয়েছে, এই চারটি পরামিতিগুলি ইচ্ছাকৃতভাবে প্রতিবন্ধক সূত্র পুনর্লিখনের জন্য প্রাসঙ্গিক ভেরিয়েবল হিসাবে নেওয়া যেতে পারে। বেশিরভাগ ক্ষেত্রে, ডিজাইনাররা কেবল লাইনের প্রস্থ নিয়ন্ত্রণ করতে পারে।

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. যদি সূত্রটি একটি অনুক্রমিক সীমাবদ্ধতা এবং উত্পাদন প্রক্রিয়ার প্যারামিটারগুলিকে নকশা-স্তরের সীমাবদ্ধতা হিসাবে সংজ্ঞায়িত করা হয়, তবে ডিজাইন করা লাইন স্তরটি পরিবর্তিত হলে সফ্টওয়্যারটি ক্ষতিপূরণ দেওয়ার জন্য স্বয়ংক্রিয়ভাবে লাইন প্রস্থকে সামঞ্জস্য করবে। একইভাবে, যদি পরিকল্পিত সার্কিট বোর্ডটি ভিন্ন প্রক্রিয়ায় উত্পাদিত হয় এবং তামার ফয়েলের উচ্চতা পরিবর্তন করা হয়, তামার ফয়েল উচ্চতার পরামিতিগুলি পরিবর্তন করে নকশা স্তরের প্রাসঙ্গিক নিয়মগুলি স্বয়ংক্রিয়ভাবে পুনরায় গণনা করা যেতে পারে।

Example 2: Device interval = Max (default interval, F (device height, detection Angle).প্যারামিটার সীমাবদ্ধতা এবং নকশা নিয়ম পরীক্ষা উভয়ই ব্যবহার করার সুস্পষ্ট সুবিধা হল যে নকশা পরিবর্তন ঘটলে প্যারামিটারাইজড পদ্ধতি পোর্টেবল এবং পর্যবেক্ষণ করা হয়। This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

সনাক্তকরণ কোণ সাধারণত সমগ্র বোর্ডের জন্য একটি ধ্রুবক, তাই এটি নকশা স্তরে সংজ্ঞায়িত করা যেতে পারে। একটি ভিন্ন মেশিনে চেক করার সময়, নকশা স্তরে নতুন মান প্রবেশ করে সম্পূর্ণ নকশা আপডেট করা যায়। নতুন মেশিন পারফরম্যান্সের প্যারামিটার প্রবেশ করার পর, ডিজাইনারটি কেবল ডিআরসি চালানোর মাধ্যমে জানতে পারে যে ডিভাইস স্পেসিং নতুন স্পেসিং ভ্যালুর সাথে দ্বন্দ্ব করছে কিনা তা যাচাই করার জন্য, যা বিশ্লেষণ, সংশোধন এবং তারপর কঠিন হিসাব করার চেয়ে অনেক সহজ। নতুন ব্যবধানের প্রয়োজনীয়তার জন্য।

পিসিবি নকশা সীমাবদ্ধ করতে কি ব্যবহার করা যেতে পারে?

উদাহরণ 3: কম্পোনেন্ট লেআউট,নকশা বস্তু এবং সীমাবদ্ধতা সংগঠিত করার পাশাপাশি, নকশা নিয়মগুলি উপাদান লেআউটের জন্যও ব্যবহার করা যেতে পারে, অর্থাৎ, এটি সীমাবদ্ধতার ভিত্তিতে ত্রুটি না করে ডিভাইসগুলি কোথায় স্থাপন করতে পারে তা সনাক্ত করতে পারে। চিত্র 1 এ হাইলাইট করা হল শারীরিক সীমাবদ্ধতাগুলি পূরণ করা (যেমন ব্যবধান এবং প্লেটের ব্যবধান এবং ডিভাইসের প্রান্ত) ডিভাইসগুলির স্থান এলাকা, চিত্র 2 হাইলাইটগুলি বৈদ্যুতিক সীমাবদ্ধ ডিভাইস বসানোর ক্ষেত্রগুলি যেমন সর্বাধিক লাইনের দৈর্ঘ্য, চিত্র 3 দেখায় স্থান সীমাবদ্ধতার ক্ষেত্র, পরিশেষে, চিত্র 4 ছবির প্রথম তিনটি অংশের ছেদ, এটি কার্যকর এলাকা বিন্যাস, Devices placed in this region can satisfy all constraints.

পিসিবি নকশা সীমাবদ্ধ করতে কি ব্যবহার করা যেতে পারে

প্রকৃতপক্ষে, মডুলার পদ্ধতিতে সীমাবদ্ধতা তৈরি করা তাদের রক্ষণাবেক্ষণ এবং পুনর্ব্যবহারযোগ্যতাকে ব্যাপকভাবে উন্নত করতে পারে। New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

পিসিবি নকশা সীমাবদ্ধ করতে কি ব্যবহার করা যেতে পারে

নকশা পুনuseব্যবহার এবং ডকুমেন্টেশন

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. সীমাবদ্ধতা নথি নকশা প্রক্রিয়ার সময় অনুসরণ করা বৈদ্যুতিক কর্মক্ষমতা নিয়ম নথিভুক্ত করে এবং অন্যদের ডিজাইনারের অভিপ্রায় বোঝার সুযোগ দেয় যাতে এই নিয়মগুলি সহজেই নতুন উত্পাদন প্রক্রিয়ায় প্রয়োগ করা যায় বা বৈদ্যুতিক কর্মক্ষমতা প্রয়োজনীয়তা অনুযায়ী পরিবর্তন করা যায়। Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

প্যারামিটার সীমাবদ্ধতা সম্পাদক বহু-মাত্রিক সীমাবদ্ধতার অধীনে পিসিবি লেআউট এবং রাউটিংকে সহজতর করে এবং প্রথমবার স্বয়ংক্রিয় রাউটিং সফ্টওয়্যার এবং নকশা নিয়মগুলিকে জটিল বৈদ্যুতিক এবং প্রক্রিয়ার প্রয়োজনীয়তার বিরুদ্ধে সম্পূর্ণরূপে যাচাই করতে সক্ষম করে, কেবলমাত্র অভিজ্ঞতা বা সাধারণ নকশার নিয়মগুলির উপর নির্ভর না করে। সামান্য ব্যবহারের। The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.