日益複雜的 PCB 時鐘、串擾、阻抗、檢測和製造工藝等設計考慮因素通常迫使設計人員重複大量的佈局、驗證和維護工作。 參數約束編輯器將這些參數編入公式，以幫助設計人員在設計和生產過程中更好地處理這些有時相互矛盾的參數。

近年來，PCB 佈局和佈線要求變得更加複雜，集成電路中的晶體管數量如摩爾定律所預測的那樣增加，使得器件速度更快，每個脈衝沿上升時間更短，以及引腳數量增加— 通常為 500 到 2,000。 所有這些都會在設計 PCB 時產生密度、時鐘和串擾問題。

幾年前，大多數 PCBS 只有少數“關鍵”節點 (Net)，通常定義為對阻抗、長度和間隙的約束。 PCB 設計人員會手動路由這些路由，然後使用軟件來自動化整個電路的大規模路由。 今天的 PCBS 通常有 5,000 個或更多節點，其中 50% 以上是關鍵節點。 由於上市時間壓力，此時無法手動接線。 而且，不僅關鍵節點的數量增加了，對每個節點的約束也增加了。

這些約束主要是由於相關參數和設計要求越來越複雜，例如，兩個線性區間可能取決於一個節點電壓和電路板材料是相關功能，數字IC上升時間降低的高速和低時鐘速度會影響設計，因為脈衝更快並且建立和保持時間更短， 此外，互連延遲作為高速電路設計總延遲的重要組成部分，對於低速設計也非常重要。

如果電路板更大，其中一些問題會更容易解決，但趨勢相反。 由於互連延遲和高密度封裝的要求，電路板變得越來越小，因此出現了高密度電路設計，必須遵循小型化設計規則。 縮短上升時間加上這些小型化設計規則使串擾噪聲成為一個日益突出的問題，而球柵陣列和其他高密度封裝本身會加劇串擾、開關噪聲和地彈。

存在的固定約束

解決這些問題的傳統方法是通過經驗、默認值、數字表或計算方法將電氣和工藝要求轉化為固定的約束參數。 例如，設計電路的工程師可能會先確定額定阻抗，然後根據最終工藝要求“估算”出額定線寬以達到所需的阻抗，或者使用計算表或算法程序測試干擾，然後進行工作出長度限制。

這種方法通常需要將一組經驗數據設計為 PCB 設計人員的基本指南，以便他們在使用自動佈局和佈線工具進行設計時可以利用這些數據。 這種方法的問題在於經驗數據是一個普遍原則，大多數時候它們是正確的，但有時它們不起作用或導致錯誤的結果。

讓我們使用上面確定阻抗的示例來查看此方法可能導致的錯誤。 與阻抗相關的因素包括板材料的介電特性、銅箔的高度、層與地/電源層之間的距離以及線寬。 由於前三個參數一般由生產工藝決定，設計人員通常使用線寬來控制阻抗。 由於每個線路層到地或電源層的距離不同，因此對於每一層使用相同的經驗數據顯然是錯誤的。 開發過程中使用的製造工藝或電路板特性隨時可能發生變化，這一事實使情況更加複雜。

大多數時候這些問題會在樣機生產階段暴露出來，一般是通過電路板修復或重新設計找出問題來解決電路板設計。 這樣做的成本很高，而且修復往往會產生需要進一步調試的額外問題，而且由於延遲上市時間而造成的收入損失遠遠超過調試成本。幾乎每個電子製造商都面臨這個問題，最終歸結為傳統 PCB 設計軟件無法跟上當前電氣性能要求的現實。 它不像機械設計的經驗數據那麼簡單。

什麼可以用來約束PCB設計？

解決方案：參數化約束

目前設計軟件廠商試圖通過在約束中添加參數來解決這個問題。 這種方法最先進的方面是能夠指定完全反映各種內部電氣特性的機械規格。 一旦將這些併入 PCB 設計中，設計軟件就可以使用此信息來控制自動佈局和佈線工具。

當後續生產流程發生變化時，無需重新設計。 設計人員只需更新工藝特徵參數，相關約束即可自動改變。 然後，設計人員可以運行 DRC（設計規則檢查）以確定新流程是否違反任何其他設計規則，並找出應該更改設計的哪些方面以糾正所有錯誤。

約束可以以數學表達式的形式輸入，包括常量、各種運算符、向量和其他設計約束，為設計人員提供參數化的規則驅動系統。 約束甚至可以作為查找表輸入，存儲在 PCB 或原理圖上的設計文件中。 PCB 佈線、銅箔面積位置和佈局工具遵循這些條件產生的約束，DRC 驗證整個設計是否符合這些約束，包括線寬、間距以及面積和高度限制等空間要求。

分級管理

參數化約束的主要好處之一是它們可以分級。 例如，全局線寬規則可以作為整個設計中的設計約束。 當然，有些區域或節點無法複製這一原則，因此可以繞過上級約束，採用分層設計中的下級約束。 Parametric Constraint Solver，來自 ACCEL Technologies 的約束編輯器，共有 7 個級別：

1. 為所有沒有其他約束的對象設計約束。

2. 層次約束，應用於某個層次的對象。

3. 節點類型約束適用於某一類型的所有節點。

4. 節點約束：適用於一個節點。

5.類間約束：表示兩個類的節點之間的約束。

6. 空間約束，應用於空間中的所有設備。

7. 設備約束，應用於單個設備。

該軟件遵循從單個器件到整個設計規則的各種設計約束，並以圖形的方式顯示這些規則在設計中的應用順序。

例1：線寬=F（阻抗、層間距、介電常數、銅箔高度）。 下面是一個示例，說明如何將參數化約束用作控制阻抗的設計規則。 如上所述，阻抗是介電常數、到最近線路層的距離、銅線的寬度和高度的函數。 由於設計所需的阻抗已經確定，因此可以任意取這四個參數作為相關變量來改寫阻抗公式。 大多數情況下，設計師只能控制線寬。

因此，線寬的約束是阻抗、介電常數、到最近線層的距離和銅箔高度的函數。 如果公式定義為層次約束，製造工藝參數定義為設計級約束，當設計的線層發生變化時，軟件會自動調整線寬以進行補償。 同樣，如果設計的電路板採用不同的工藝生產，並且銅箔高度發生變化，則可以通過更改銅箔高度參數自動重新計算設計級別中的相關規則。

示例2：設備間隔= Max（默認間隔，F（設備高度，檢測角度）。同時使用參數約束和設計規則檢查的明顯好處是參數化方法是可移植的，並且在發生設計更改時受到監控。 此示例顯示瞭如何通過工藝特性和測試要求來確定器件間距。 上面的公式表明設備間距是設備高度和檢測角度的函數。

檢測角度對於整塊板通常是一個常數，因此可以在設計層面進行定義。 在不同機器上檢查時，只需在設計級別輸入新值即可更新整個設計。 輸入新機器性能參數後，設計人員只需運行DRC，檢查器件間距是否與新間距值衝突，就可以知道設計是否可行，這比根據分析、校正和硬計算要容易得多。到新的間距要求。

什麼可以用來約束PCB設計？

示例 3：組件佈局，除了組織設計對象和約束之外，設計規則還可以用於組件佈局，即它可以基於約束來檢測設備的放置位置而不會導致錯誤。 圖1突出顯示的是滿足物理約束（如板間距和邊緣間距和器件）的器件放置區域，圖2突出顯示的是滿足電氣約束的器件放置區域，如最大線長，圖3僅顯示空間約束的區域，最後，圖4是圖片前三部分的交集，這是有效的區域佈局， 放置在該區域中的設備可以滿足所有限制條件。

什麼可以用來約束PCB設計？

事實上，以模塊化的方式生成約束可以大大提高其可維護性和可重用性。 可以參考前一階段不同層的約束參數生成新的表達式，例如頂層的線寬取決於頂層的距離和銅線的高度，以及變量Temp和Diel_Const 在設計層面。 請注意，設計規則按降序顯示，更改更高級別的約束會立即影響引用該約束的所有表達式。

什麼可以用來約束PCB設計？

設計重用和文檔

參數化約束，不僅可以顯著改進初始設計過程，而且對工程變更和設計的重用更有用，約束可以用作設計、系統和文檔的一部分，如果不僅在工程師或設計師的腦海中，那麼當他們轉別的項目可能會慢慢算了吧。 約束文檔記錄了設計過程中要遵循的電氣性能規則，並為其他人提供了了解設計人員意圖的機會，以便這些規則可以輕鬆應用於新的製造工藝或根據電氣性能要求進行更改。 未來的多路復用器還可以知道確切的設計規則並通過輸入新的工藝要求進行更改，而無需猜測線寬是如何獲得的。

本文結語

參數約束編輯器方便了多維約束下的 PCB 佈局和佈線，並首次使自動佈線軟件和設計規則能夠針對複雜的電氣和工藝要求進行全面檢查，而不僅僅是依靠經驗或簡單的設計規則用處不大。 結果是一種可以一次性成功的設計，減少甚至消除原型調試。