What can be used to constrain PCB design？

Rostoucí složitost PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. Editor omezení parametrů kodifikuje tyto parametry do vzorců, aby pomohl návrhářům lépe se vypořádat s těmito někdy protichůdnými parametry během návrhu a výroby.

V posledních letech se požadavky na rozvržení a směrování desek plošných spojů staly složitějšími a počet tranzistorů v integrovaných obvodech se zvýšil, jak předpovídal Mooreův zákon, takže zařízení jsou rychlejší a každý puls kratší po dobu náběhu, stejně jako se zvyšuje počet pinů – často 500 až 2,000 XNUMX. To vše vytváří problémy s hustotou, hodinami a přeslechy při návrhu desky plošných spojů.

Před několika lety měla většina PCBS jen hrstku „kritických“ uzlů (sítí), typicky definovaných jako omezení impedance, délky a vůle. Designéři desek plošných spojů by tyto trasy ručně směrovali a poté pomocí softwaru automatizovali rozsáhlé směrování celého obvodu. Dnešní PCBS má často 5,000 50 nebo více uzlů, z nichž více než XNUMX% je kritických. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

Některé z těchto problémů by bylo jednodušší vyřešit, kdyby byly desky větší, ale trend je v opačném směru. Vzhledem k požadavkům na zpoždění propojení a balíček s vysokou hustotou se obvodová deska zmenšuje a zmenšuje, takže se objevuje návrh obvodu s vysokou hustotou a je třeba dodržovat pravidla návrhu miniaturizace. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

Opravená omezení, která existují

Tradičním přístupem k těmto problémům je převést elektrické a procesní požadavky na parametry fixních omezení podle zkušeností, výchozích hodnot, tabulek čísel nebo metod výpočtu. Například technik, který navrhuje obvod, může nejprve určit jmenovitou impedanci a poté „odhadnout“ jmenovitou šířku čáry, aby dosáhl požadované impedance na základě konečných požadavků procesu, nebo použít výpočetní tabulku nebo aritmetický program k testování interference a poté pracovat z omezení délky.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. Problém tohoto přístupu spočívá v tom, že empirická data jsou obecným principem a většinou jsou správná, ale někdy nefungují nebo vedou ke špatným výsledkům.

Použijme výše uvedený příklad určování impedance, abychom viděli chybu, kterou tato metoda může způsobit. Faktory související s impedancí zahrnují dielektrické vlastnosti deskového materiálu, výšku měděné fólie, vzdálenost mezi vrstvami a zemní/energetickou vrstvou a šířku čáry. Vzhledem k tomu, že první tři parametry jsou obecně určeny výrobním procesem, návrháři obvykle používají ke kontrole impedance šířku čáry. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

Většinu času budou tyto problémy odhaleny ve fázi výroby prototypu. Obecným úkolem je zjistit problém pomocí opravy desek plošných spojů nebo přepracováním návrhu desky. The cost of doing so is high, and fixes often create additional problems that require further debugging, and the loss of revenue due to delayed time to market far exceeds the cost of debugging.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

Co lze použít k omezení návrhu DPS?

Řešení: Parametrizujte omezení

V současné době se prodejci návrhového softwaru snaží tento problém vyřešit přidáním parametrů do omezení. Nejpokročilejším aspektem tohoto přístupu je schopnost specifikovat mechanické specifikace, které plně odrážejí různé vnitřní elektrické vlastnosti. Jakmile jsou začleněny do návrhu desky plošných spojů, může návrhový software použít tyto informace k ovládání nástroje automatického rozvržení a směrování.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. Návrhář pak může spustit DRC (Design Rule Check), aby zjistil, zda nový proces porušuje jiná pravidla návrhu, a zjistil, jaké aspekty návrhu by měly být změněny, aby se opravily všechny chyby.

Omezení lze zadávat ve formě matematických výrazů, včetně konstant, různých operátorů, vektorů a dalších návrhových omezení, což poskytuje návrhářům parametrizovaný systém řízený pravidly. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. Elektroinstalace desek plošných spojů, umístění oblasti měděné fólie a nástroje pro rozvržení dodržují omezení generovaná těmito podmínkami a DRC ověřuje, že celý návrh splňuje tato omezení, včetně požadavků na šířku čáry, mezery a prostor, jako jsou omezení plochy a výšky.

Hierarchické řízení

One of the main benefits of parameterized constraints is that they can be graded. For example, the global line width rule can be used as a design constraint in the whole design. Of course, some regions or nodes cannot copy this principle, so the higher-level constraint can be bypassed and the lower-level constraint in the hierarchical design can be adopted. Parametric Constraint Solver, editor omezení od ACCEL Technologies, má celkem 7 úrovní:

1. Navrhněte vazby pro všechny objekty, které nemají žádná jiná omezení.

2. Hierarchická omezení, aplikovaná na objekty na určité úrovni.

3. Node type constraint applies to all nodes of a certain type.

4. Node constraint: applies to a node.

5. Mezitřídní omezení: udává omezení mezi uzly dvou tříd.

6. Spatial constraint, applied to all devices in a space.

7. Omezení zařízení, aplikovaná na jediné zařízení.

Software dodržuje různá omezení návrhu od jednotlivých zařízení až po celá pravidla návrhu a ukazuje pořadí aplikace těchto pravidel v návrhu prostřednictvím grafiky.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). Zde je příklad toho, jak lze parametrizovaná omezení použít jako návrhová pravidla pro řízení impedance. As mentioned above, impedance is a function of dielectric constant, distance to the nearest line layer, width and height of copper wire. Since the impedance required by design has been determined, these four parameters can be arbitrarily taken as relevant variables to rewrite the impedance formula. In most cases, designers can control only line width.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. Pokud je vzorec definován jako hierarchické omezení a parametry výrobního procesu jako omezení na úrovni návrhu, software automaticky upraví šířku čáry, aby kompenzoval, když se navržená vrstva čáry změní. Podobně, pokud je navržená deska s obvody vyrobena odlišným způsobem a výška měděné fólie se změní, lze příslušná pravidla v návrhové úrovni automaticky přepočítat změnou parametrů výšky měděné fólie.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).Zřejmou výhodou použití jak omezení parametrů, tak kontroly pravidel návrhu je, že parametrizovaný přístup je přenosný a monitorovaný, když dojde ke změnám návrhu. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

Detekční úhel je obvykle konstanta pro celou desku, takže jej lze definovat na úrovni návrhu. When checking on a different machine, the entire design can be updated simply by entering new values at the design level. Poté, co jsou zadány nové parametry výkonu stroje, může konstruktér vědět, zda je návrh proveditelný, pouhým spuštěním DRC a zkontrolovat, zda rozteč zařízení je v rozporu s novou hodnotou mezery, což je mnohem snazší než analyzovat, opravovat a poté provádět náročné výpočty podle na nové požadavky na mezery.

Co lze použít k omezení návrhu DPS?

Příklad 3: Rozložení komponent,Kromě organizace návrhových objektů a omezení lze pravidla návrhu použít také pro rozložení komponent, to znamená, že dokáže detekovat, kam umístit zařízení, aniž by na základě omezení způsobovala chyby. Zvýrazněno na obrázku 1 je splnění fyzických omezení (jako je interval a okraj rozteče desek a zařízení) místo umístění zařízení, obrázek 2 zvýraznění je splnění elektricky omezených oblastí umístění zařízení, jako je maximální délka čáry, obrázek 3 ukazuje pouze oblast prostorového omezení, nakonec obrázek 4 je průsečíkem prvních tří částí obrázku, toto je efektivní rozložení oblasti, Devices placed in this region can satisfy all constraints.