को बढ्दो जटिलता पीसीबी डिजाइन विचार, जस्तै घडी, क्रस कुराकानी, प्रतिबाधा, पत्ता लगाउने, र निर्माण प्रक्रियाहरु, अक्सर डिजाइनरहरु लेआउट, प्रमाणिकरण, र रखरखाव को काम को एक धेरै दोहोर्याउन बाध्य। प्यारामिटर बाधा सम्पादक सूत्र मा यी प्यारामिटरहरु कोडिफाईहरु डिजाइनरहरुलाई डिजाइन र उत्पादन को समयमा यी विरोधाभासी मापदण्डहरु संग अझ राम्रो व्यवहार गर्न मद्दत गर्न को लागी।

हालैका वर्षहरुमा, पीसीबी लेआउट र रूटि requirements आवश्यकताहरु धेरै जटिल भैसकेको छ, र एकीकृत सर्किट मा ट्रांजिस्टर को संख्या मूर को कानून द्वारा भविष्यवाणी बृद्धि भएको छ, उपकरणहरु छिटो बनाउन र प्रत्येक पल्स छोटो संगै वृद्धि को समय, साथ साथै पिन को संख्या मा वृद्धि। – अक्सर 500 देखि 2,000। यो सबै को घनत्व, घडी, र crosstalk समस्याहरु सिर्जना गर्दछ जब एक पीसीबी डिजाइन।

केहि बर्ष पहिले, धेरै जसो पीसीबीएस मा मात्र “क्रिटिकल” नोड्स (नेट) को एक मुट्ठी थियो, सामान्यतया प्रतिबाधा, लम्बाइ, र निकासी मा अवरोध को रूप मा परिभाषित। पीसीबी डिजाइनरहरु मैन्युअल रूप मा यी मार्गहरु लाई मार्ग र त्यसपछि सफ्टवेयर को उपयोग गर्न को लागी सम्पूर्ण सर्किट को ठूलो पैमाने मा मार्ग स्वचालित गर्न को लागी हुनेछ। आजको पीसीबीएस मा प्रायः ५००० वा अधिक नोडहरु छन्, जसमध्ये ५०% भन्दा बढी महत्वपूर्ण छन्। समय को कारण बजार को दबाब को लागी, म्यानुअल तारि this यस बिन्दु मा सम्भव छैन। यसबाहेक, न केवल महत्वपूर्ण नोड्स को संख्या बढेको छ, तर प्रत्येक नोड मा बाधाहरु पनि बढेको छ।

यी बाधाहरु मुख्य रूप मा सहसंबंध मापदण्डहरु र अधिक र अधिक जटिल को डिजाइन आवश्यकताहरु को लागी हो, उदाहरण को लागी, दुई रैखिक अन्तराल एक र नोड भोल्टेज मा निर्भर हुन सक्छ र सर्किट बोर्ड सामग्री सम्बन्धित कार्यहरु हुन्, डिजिटल आईसी वृद्धि समय उच्च गति र कम को घट्छ। घडी को गति डिजाइन को प्रभावित गर्न सक्छ, पल्स को कारण छिटो र स्थापित र एक छोटो समय को बनाए राखन को लागी, यसको अतिरिक्त, उच्च गति सर्किट डिजाइन को कुल ढिलाइ को एक महत्वपूर्ण भाग को रूप मा, इन्टरकनेक्ट ढिलाइ पनि कम गति डिजाइन को लागी धेरै महत्वपूर्ण छ।

यी समस्याहरु को केहि हल गर्न को लागी सजिलो हुनेछ यदि बोर्डहरु ठूला थिए, तर प्रवृत्ति विपरीत दिशा मा छ। इन्टरकनेक्ट ढिलाइ र उच्च घनत्व प्याकेज को आवश्यकताहरु को कारण, सर्किट बोर्ड सानो र सानो हुँदै जान्छ, त्यसैले उच्च घनत्व सर्किट डिजाइन देखिन्छ, र लघु डिजाइन डिजाइन नियमहरु लाई पालन गर्नु पर्छ। कम वृद्धि समय यी लघु डिजाइन नियमहरु संग संयुक्त crosstalk आवाज एक बढ्दो प्रमुख समस्या हो, र बल ग्रिड arrays र अन्य उच्च घनत्व संकुल आफै crosstalk, स्विच आवाज, र जमीन उछाल exacerbate।

फिक्स्ड बाधाहरु छन् कि अवस्थित

यी समस्याहरु को लागी परम्परागत दृष्टिकोण अनुभव, पूर्वनिर्धारित मान, संख्या तालिका, वा गणना विधिहरु द्वारा निश्चित बाधा मापदण्डहरु मा बिजुली र प्रक्रिया आवश्यकताहरु लाई अनुवाद गर्न को लागी हो। उदाहरण को लागी, एक सर्किट डिजाइन गर्ने एक ईन्जिनियरले पहिले एक रेटेड प्रतिबाधा निर्धारण गर्न सक्छ र त्यसपछि “अनुमान” एक रेटेड लाइन चौडाइ अन्तिम प्रक्रिया आवश्यकताहरु को आधार मा वांछित प्रतिबाधा प्राप्त गर्न को लागी, वा एक गणना तालिका वा अंकगणित कार्यक्रम को उपयोग गर्न को लागी हस्तक्षेप को लागी परीक्षण र त्यसपछि काम लम्बाइ सीमाहरु बाहिर।

यो दृष्टिकोण सामान्यतया पीसीबी डिजाइनरहरु को लागी एक आधारभूत दिशानिर्देश को रूप मा डिजाइन गर्न को लागी अनुभवजन्य डाटा को एक सेट को आवश्यकता छ ताकि उनीहरु यो डेटा को लाभ उठाउन सक्छन् जब स्वचालित लेआउट र मार्ग उपकरणहरु संग डिजाइन। यस दृष्टिकोण संग समस्या यो हो कि अनुभवजन्य डाटा एक सामान्य सिद्धान्त हो, र समय को अधिकांश उनीहरु सही छन्, तर कहिले काहिँ उनीहरु काम गर्दैनन् वा गलत परिणामहरु को लागी नेतृत्व।

त्रुटि यो विधि कारण हुन सक्छ हेर्न को लागी माथिको प्रतिबाधा निर्धारण को उदाहरण को उपयोग गरौं। प्रतिबाधा संग सम्बन्धित कारकहरु बोर्ड सामाग्री को डाइलेक्ट्रिक गुणहरु, तांबे पन्नी को उचाई, परतहरु र जमीन/पावर परत को बीच दूरी, र लाइन चौडाइ सामेल छन्। पहिलो तीन मापदण्डहरु सामान्यतया उत्पादन प्रक्रिया द्वारा निर्धारित गरीन्छ, डिजाइनरहरु सामान्यतया प्रतिबाधा नियन्त्रण गर्न लाइन चौडाइ को उपयोग। चूंकि जमीन वा पावर लेयर को लागी प्रत्येक लाइन लेयर बाट दूरी फरक छ, यो स्पष्ट रूप देखि प्रत्येक लेयर को लागी एउटै अनुभवजन्य डाटा को उपयोग गर्न को लागी एक गल्ती हो। यो तथ्य यो हो कि निर्माण प्रक्रिया वा सर्किट बोर्ड को विकास को समयमा प्रयोग गरीएको विशेषताहरु लाई कुनै पनि समय परिवर्तन गर्न सकिन्छ द्वारा जटिल छ।

धेरै जसो समय यी समस्याहरु प्रोटोटाइप उत्पादन चरण मा उजागर हुनेछ, सामान्य सर्किट बोर्ड मरम्मत वा बोर्ड डिजाइन को समाधान को लागी नयाँ डिजाइन को माध्यम बाट समस्या पत्ता लगाउन को लागी हो। यसो गर्न को लागी लागत उच्च छ, र फिक्स प्राय: अतिरिक्त समस्याहरु को लागी थप डिबगिंग को आवश्यकता हुन्छ, र राजस्व को हानि ढिलो गरीएको समय बजार को लागी डिबगिंग को लागत भन्दा बढि सिर्जना गर्दछ।लगभग हरेक इलेक्ट्रोनिक्स निर्माता यो समस्या को सामना, जो अन्ततः परम्परागत पीसीबी डिजाइन सफ्टवेयर को असमर्थता को लागी वर्तमान विद्युत प्रदर्शन आवश्यकताहरु को वास्तविकता संग राख्न को लागी फोडा। यो यांत्रिक डिजाइन मा अनुभवजन्य डाटा को रूप मा सरल छैन।

के पीसीबी डिजाइन बाधा गर्न प्रयोग गर्न सकिन्छ?

समाधान: बाधाहरु parameterize

वर्तमान डिजाइन सफ्टवेयर विक्रेता बाधा मा मापदण्डहरु जोड्दै यो समस्या को समाधान गर्न को लागी प्रयास गर्नुहोस्। यस दृष्टिकोण को सबै भन्दा उन्नत पहलू मेकेनिकल विनिर्देशों कि पुरा तरिकाले विभिन्न आन्तरिक विद्युत विशेषताहरु प्रतिबिम्बित निर्दिष्ट गर्ने क्षमता हो। एक पटक यी पीसीबी डिजाइन मा शामिल गरीएको छ, डिजाइन सफ्टवेयर यो जानकारी को उपयोग गर्न को लागी स्वचालित लेआउट र रूटिंग उपकरण लाई नियन्त्रण गर्न सक्छ।

जब पछिको उत्पादन प्रक्रिया परिवर्तन हुन्छ, त्यहाँ पुन: डिजाइन गर्न को लागी कुनै आवश्यकता छैन। डिजाइनरहरु केवल प्रक्रिया विशेषता मापदण्डहरु को अद्यतन, र सान्दर्भिक बाधाहरु स्वचालित रूप बाट परिवर्तन गर्न सकिन्छ। डिजाइनर त्यसपछि DRC (डिजाइन नियम जाँच) चलाउन सक्नुहुन्छ यदि नयाँ प्रक्रिया कुनै अन्य डिजाइन नियमहरु को उल्ल्घन गर्न को लागी र डिजाइन को कुन पहलुहरु लाई परिवर्तन गर्न को लागी सबै त्रुटिहरु लाई सच्याउन को लागी निर्धारण गर्न को लागी।

बाधा गणित अभिव्यक्ति को रूप मा इनपुट हुन सक्छ, स्थिरांक, विभिन्न अपरेटरहरु, भेक्टरहरु, र अन्य डिजाइन बाधाहरु सहित, एक पैरामीटरकृत नियम संचालित प्रणाली संग डिजाइनर प्रदान। बाधाहरु पनी लुक-अप टेबल को रूप मा प्रविष्ट गर्न सकिन्छ, एक पीसीबी वा योजनाबद्ध मा एक डिजाइन फाइल मा भण्डारण। पीसीबी तारि copper, तामा पन्नी क्षेत्र स्थान, र लेआउट उपकरणहरु यी शर्तहरु द्वारा उत्पन्न बाधाहरु को पालन, र DRC प्रमाणित गर्दछ कि सम्पूर्ण डिजाइन लाई लाइन चौडाई, स्पेसिंग, र क्षेत्र र उचाइ प्रतिबन्ध जस्ता अन्तरिक्ष आवश्यकताहरु सहित यी बाधाहरु संग अनुपालन गर्दछ।

पदानुक्रमित व्यवस्थापन

Parameterized बाधाहरु को मुख्य लाभहरु मध्ये एक हो कि उनीहरु वर्गीकृत गर्न सकिन्छ। उदाहरण को लागी, ग्लोबल लाइन चौडाई नियम सम्पूर्ण डिजाइन मा एक डिजाइन बाधा को रूप मा प्रयोग गर्न सकिन्छ। निस्सन्देह, केहि क्षेत्रहरु वा नोडहरु यो सिद्धान्त को प्रतिलिपि गर्न सक्दैनन्, त्यसैले उच्च स्तर बाधा बाईपास गर्न सकिन्छ र पदानुक्रमित डिजाइन मा तल्लो स्तर बाधा अपनाउन सकिन्छ। Parametric अवरोध हल, ACCEL टेक्नोलोजीहरु बाट एक बाधा सम्पादक, 7 स्तरहरु को एक कुल दिइएको छ:

1. कुनै अन्य बाधा छैन कि सबै वस्तुहरु को लागी डिजाइन बाधाहरु।

२ पदानुक्रम बाधाहरु, एक निश्चित स्तर मा वस्तुहरु लाई लागू।

3. नोड प्रकार बाधा एक निश्चित प्रकार को सबै नोडहरुमा लागू हुन्छ।

4. नोड बाधा: एक नोड को लागी लागू हुन्छ।

५. अन्तर वर्ग बाधा: दुई वर्ग को नोडहरु बीच बाधा संकेत गर्दछ।

6. स्थानिक बाधा, एक अन्तरिक्ष मा सबै उपकरणहरुमा लागू।

7. उपकरण बाधा, एक उपकरण मा लागू।

सफ्टवेयर बिभिन्न डिजाइन बाधाहरु व्यक्तिगत उपकरणहरु बाट सम्पूर्ण डिजाइन नियमहरु लाई पछ्याउँछ, र ग्राफिक्स को माध्यम बाट डिजाइन मा यी नियमहरुको आवेदन क्रम देखाउँछ।

उदाहरण १: रेखा चौडाइ = एफ (प्रतिबाधा, तह अन्तर, ढांकता हुआ लगातार, तामा पन्नी उचाई)। यहाँ कसरी parameterized बाधाहरु प्रतिबाधा नियन्त्रण गर्न डिजाइन नियम को रूप मा प्रयोग गर्न सकिन्छ को एक उदाहरण हो। माथि उल्लेखित रूपमा, प्रतिबाधा ढांकतात्मक स्थिर, निकटतम लाइन तह, चौडाई र तांबे तार को उचाई को दूरी को एक समारोह हो। चूंकि डिजाइन द्वारा आवश्यक प्रतिबाधा निर्धारित गरीएको छ, यी चार मापदण्डहरु मनमाने ढंगले सान्दर्भिक चर को रूप मा प्रतिबाधा सूत्र पुनर्लेखन गर्न सकिन्छ। धेरै जसो अवस्थामा, डिजाइनरहरु मात्र लाइन चौडाइ नियन्त्रण गर्न सक्नुहुन्छ।

यस कारणले, लाइन चौडाई मा अवरोध प्रतिबाधा, ढांकता हुआ लगातार, निकटतम लाइन तह को दूरी, र तांबे पन्नी को उचाई को कार्य हो। यदि सूत्र एक पदानुक्रमित बाधा र एक डिजाइन स्तर बाधा को रूप मा निर्माण प्रक्रिया मापदण्डहरु को रूप मा परिभाषित गरीएको छ, सफ्टवेयर स्वचालित रूप देखि लाइन को चौडाई को लागी क्षतिपूर्ति गर्न को लागी डिजाइन लाइन परत परिवर्तन हुन्छ। त्यस्तै गरी, यदि डिजाइन सर्किट बोर्ड एक फरक प्रक्रिया मा उत्पादन गरीन्छ र तांबे पन्नी उचाई परिवर्तन गरीएको छ, डिजाइन स्तर मा सान्दर्भिक नियम तांबे पन्नी उचाई मापदण्डहरु परिवर्तन गरेर स्वचालित रूपमा पुन: गणना गर्न सकिन्छ।

उदाहरण २: यन्त्र अन्तराल = अधिकतम (पूर्वनिर्धारित अन्तराल, एफ (उपकरण उचाई, पत्ता लगाउने कोण)।दुबै प्यारामिटर बाधा र डिजाइन नियम जाँच को उपयोग को स्पष्ट लाभ यो छ कि पैरामीटरयुक्त दृष्टिकोण पोर्टेबल र निगरानी गरीन्छ जब डिजाइन परिवर्तन हुन्छ। यो उदाहरण देखाउँछ कि कसरी उपकरण दूरी प्रक्रिया विशेषताहरु र परीक्षण आवश्यकताहरु द्वारा निर्धारित गर्न सकिन्छ। माथिको सूत्रले देखाउँछ कि उपकरण स्पेसिंग उपकरण उचाई र पत्ता लगाउने कोण को एक प्रकार्य हो।

पत्ता लगाउने कोण सामान्यतया सम्पूर्ण बोर्ड को लागी एक स्थिर छ, त्यसैले यो डिजाइन स्तर मा परिभाषित गर्न सकिन्छ। जब एक फरक मिसिन मा जाँच, सम्पूर्ण डिजाइन मात्र डिजाइन स्तर मा नयाँ मानहरु प्रविष्ट गरेर अपडेट गर्न सकिन्छ। नयाँ मेशिन प्रदर्शन मापदण्डहरु प्रविष्ट गरिसके पछि, डिजाइनर जान्न सक्छन् कि डिजाइन मात्र डीआरसी चलाएर यकीन गर्न को लागी यन्त्र स्पेसिंग नयाँ अन्तर मूल्य, जो विश्लेषण, सच्याउन र त्यसपछि कठिन गणना गर्न को लागी धेरै सजिलो संग जाँच गर्न को लागी चलाउन को लागी संभव छ। नयाँ अन्तर आवश्यकताहरु को लागी।

के पीसीबी डिजाइन बाधा गर्न प्रयोग गर्न सकिन्छ?

उदाहरण ३: कम्पोनेन्ट लेआउट,डिजाइन वस्तुहरु र बाधाहरु संग संगठित गर्न को लागी, डिजाइन नियमहरु पनि घटक लेआउट को लागी प्रयोग गर्न सकिन्छ, त्यो हो, यो बाधाहरु मा आधारित त्रुटिहरु बिना उपकरणहरु कहाँ राख्ने पत्ता लगाउन सक्छ। फिगर १ मा हाइलाइट गरीएको भौतिक बाधाहरु (जस्तै अन्तराल र प्लेट स्पेसिंग र उपकरण को किनारा) उपकरणहरु को क्षेत्र को पूरा गर्न को लागी हो, फिगर २ हाइलाइट्स बिद्युतीय बाधा यन्त्र प्लेसमेन्ट क्षेत्रहरु लाई पूरा गर्न को लागी हो, जस्तै अधिकतम लाइन लम्बाई, चित्र ३ मात्र देखाउँछ। अन्तरिक्ष बाधा को क्षेत्र, अन्त मा, चित्र 1 चित्र को पहिलो तीन भागहरु को चौराहे हो, यो प्रभावी क्षेत्र लेआउट हो, यस क्षेत्र मा राखिएको उपकरणहरु सबै बाधाहरु लाई पूरा गर्न सक्छन्।

के पीसीबी डिजाइन बाधा गर्न प्रयोग गर्न सकिन्छ

वास्तव मा, एक मोड्युलर तरीका मा बाधाहरु पैदा धेरै आफ्नो रखरखाव र reusability सुधार गर्न सक्नुहुन्छ। नयाँ अभिव्यक्ति अघिल्लो चरण मा विभिन्न तहहरु को बाधा मापदण्डहरु को उल्लेख गरेर उत्पन्न गर्न सकिन्छ, उदाहरण को लागी, माथिल्लो तह को लाइन चौडाई माथिल्लो तह को दूरी र तामाको तार को उचाई मा निर्भर गर्दछ, र चर अस्थायी र डिजाइन स्तर मा Diel_Const। ध्यान दिनुहोस् कि डिजाइन नियमहरु अवरोही क्रम मा प्रदर्शित गरीन्छ, र एक उच्च स्तर बाधा परिवर्तन तुरुन्तै सबै अभिव्यक्तिहरु कि बाधा सन्दर्भमा असर पार्छ।

के पीसीबी डिजाइन बाधा गर्न प्रयोग गर्न सकिन्छ

डिजाइन पुन: उपयोग र कागजात

प्यारामीट्रिक बाधाहरु, न केवल महत्वपूर्ण रूप मा प्रारम्भिक डिजाइन प्रक्रिया मा सुधार गर्न सक्नुहुन्छ, र ईन्जिनियरि change् परिवर्तन र पुन: उपयोग को अधिक उपयोगी, बाधा डिजाइन, प्रणाली र कागजात को भाग को रूप मा प्रयोग गर्न सकिन्छ, यदि न केवल ईन्जिनियर वा डिजाइनर को दिमाग मा, त्यसैले जब उनीहरु अन्य परियोजनाहरु को लागी बिस्तारै बिर्सन सक्छ। बाधा कागजातहरु कागजात बिजुली प्रदर्शन नियम डिजाइन प्रक्रिया को समयमा पालन गर्न को लागी र अरु को लागी डिजाइनर को इरादाहरु लाई बुझ्न को लागी एक अवसर प्रदान गर्दछ ताकि यी नियमहरु लाई सजिलै संग नयाँ निर्माण प्रक्रियाहरु लाई लागू गर्न वा बिजुली प्रदर्शन को आवश्यकताहरु अनुसार परिवर्तन गर्न सकिन्छ। भविष्य मल्टिप्लेक्सर्सहरु लाई पनी सटीक डिजाइन नियमहरु लाई थाहा छ र नयाँ प्रक्रिया को आवश्यकताहरु लाई प्रविष्टि गरेर कसरी लाइन चौडाइ प्राप्त गरीएको थियो बिना परिवर्तन गर्न सक्छन्।

यो लेख निष्कर्ष

प्यारामिटर बाधा सम्पादकले पीसीबी लेआउट र बहुआयामी बाधाहरु अन्तर्गत मार्ग को सुविधा प्रदान गर्दछ, र पहिलो पटक को लागी स्वचालित मार्ग सफ्टवेयर र डिजाइन नियमहरु लाई जटिल बिजुली र प्रक्रिया आवश्यकताहरु को बिरूद्ध जाँच गर्न को लागी सक्षम बनाउँछ, बरु मात्र अनुभव वा सरल डिजाइन नियमहरु मा निर्भर छन्। थोरै उपयोग को। नतिजा एक डिजाइन हो कि एक पटक सफलता हासिल गर्न, कम गर्न वा प्रोटोटाइप डिबगि elimin्ग लाई हटाउन सक्छ।