की बढ़ती जटिलता पीसीबी design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. पैरामीटर बाधा संपादक डिज़ाइन और उत्पादन के दौरान इन कभी-कभी विरोधाभासी मापदंडों से बेहतर तरीके से निपटने में डिजाइनरों की मदद करने के लिए इन मापदंडों को फ़ार्मुलों में कोडित करता है।

हाल के वर्षों में, पीसीबी लेआउट और रूटिंग आवश्यकताएं अधिक जटिल हो गई हैं, और एकीकृत सर्किट में ट्रांजिस्टर की संख्या में वृद्धि हुई है, जैसा कि मूर के कानून द्वारा भविष्यवाणी की गई है, जिससे उपकरणों को तेज और प्रत्येक पल्स को वृद्धि के समय के साथ-साथ पिन की संख्या में वृद्धि हुई है। – अक्सर 500 से 2,000। यह सब पीसीबी डिजाइन करते समय घनत्व, घड़ी और क्रॉसस्टॉक की समस्या पैदा करता है।

कुछ साल पहले, अधिकांश पीसीबी में केवल कुछ “महत्वपूर्ण” नोड्स (नेट) थे, जिन्हें आमतौर पर प्रतिबाधा, लंबाई और निकासी पर बाधाओं के रूप में परिभाषित किया गया था। पीसीबी डिजाइनर इन मार्गों को मैन्युअल रूप से रूट करेंगे और फिर पूरे सर्किट के बड़े पैमाने पर रूटिंग को स्वचालित करने के लिए सॉफ्टवेयर का उपयोग करेंगे। आज के PCBS में अक्सर 5,000 या अधिक नोड होते हैं, जिनमें से 50% से अधिक महत्वपूर्ण होते हैं। Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

ये बाधाएं मुख्य रूप से अधिक से अधिक जटिल के सहसंबंध मापदंडों और डिजाइन आवश्यकताओं के कारण हैं, उदाहरण के लिए, दो रैखिक अंतराल एक और नोड वोल्टेज पर निर्भर हो सकते हैं और सर्किट बोर्ड सामग्री संबंधित कार्य हैं, डिजिटल आईसी वृद्धि समय उच्च गति और कम की कमी पल्स तेज होने और कम समय को स्थापित करने और बनाए रखने के कारण घड़ी की गति डिजाइन को प्रभावित कर सकती है, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

इनमें से कुछ समस्याओं को हल करना आसान होगा यदि बोर्ड बड़े होते, लेकिन प्रवृत्ति विपरीत दिशा में होती है। इंटरकनेक्ट देरी और उच्च घनत्व पैकेज की आवश्यकताओं के कारण, सर्किट बोर्ड छोटा और छोटा होता जा रहा है, इसलिए उच्च घनत्व सर्किट डिजाइन दिखाई देता है, और लघुकरण डिजाइन नियमों का पालन किया जाना चाहिए। Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

निश्चित बाधाएं जो मौजूद हैं

इन समस्याओं के लिए पारंपरिक दृष्टिकोण अनुभव, डिफ़ॉल्ट मान, संख्या तालिका या गणना विधियों द्वारा विद्युत और प्रक्रिया आवश्यकताओं को निश्चित बाधा मापदंडों में अनुवाद करना है। उदाहरण के लिए, एक सर्किट डिजाइन करने वाला एक इंजीनियर पहले रेटेड प्रतिबाधा निर्धारित कर सकता है और फिर अंतिम प्रक्रिया आवश्यकताओं के आधार पर वांछित प्रतिबाधा प्राप्त करने के लिए रेटेड लाइन चौड़ाई “अनुमान” कर सकता है, या हस्तक्षेप के परीक्षण के लिए गणना तालिका या अंकगणितीय कार्यक्रम का उपयोग कर सकता है और फिर काम कर सकता है लंबाई की बाधाओं से बाहर।

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. इस दृष्टिकोण के साथ समस्या यह है कि अनुभवजन्य डेटा एक सामान्य सिद्धांत है, और अधिकांश समय वे सही होते हैं, लेकिन कभी-कभी वे काम नहीं करते हैं या गलत परिणाम देते हैं।

आइए ऊपर दिए गए प्रतिबाधा को निर्धारित करने के उदाहरण का उपयोग यह देखने के लिए करें कि यह विधि किस त्रुटि का कारण बन सकती है। प्रतिबाधा से संबंधित कारकों में बोर्ड सामग्री के ढांकता हुआ गुण, तांबे की पन्नी की ऊंचाई, परतों और जमीन / बिजली की परत के बीच की दूरी और लाइन की चौड़ाई शामिल हैं। चूंकि पहले तीन पैरामीटर आमतौर पर उत्पादन प्रक्रिया द्वारा निर्धारित किए जाते हैं, डिजाइनर आमतौर पर प्रतिबाधा को नियंत्रित करने के लिए लाइन की चौड़ाई का उपयोग करते हैं। Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

अधिकांश समय इन समस्याओं को प्रोटोटाइप उत्पादन चरण में उजागर किया जाएगा, सामान्य रूप से बोर्ड डिजाइन को हल करने के लिए सर्किट बोर्ड की मरम्मत या रीडिज़ाइन के माध्यम से समस्या का पता लगाना है। ऐसा करने की लागत अधिक है, और फिक्स अक्सर अतिरिक्त समस्याएं पैदा करते हैं जिनके लिए और डिबगिंग की आवश्यकता होती है, और बाजार में देरी के कारण राजस्व की हानि डिबगिंग की लागत से कहीं अधिक है।Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

पीसीबी डिजाइन को बाधित करने के लिए क्या इस्तेमाल किया जा सकता है?

समाधान: मापदंडों को सीमित करें

वर्तमान में डिज़ाइन सॉफ़्टवेयर विक्रेता बाधाओं में पैरामीटर जोड़कर इस समस्या को हल करने का प्रयास करते हैं। इस दृष्टिकोण का सबसे उन्नत पहलू यांत्रिक विशिष्टताओं को निर्दिष्ट करने की क्षमता है जो विभिन्न आंतरिक विद्युत विशेषताओं को पूरी तरह से प्रतिबिंबित करते हैं। एक बार जब इन्हें पीसीबी डिज़ाइन में शामिल कर लिया जाता है, तो डिज़ाइन सॉफ़्टवेयर इस जानकारी का उपयोग स्वचालित लेआउट और रूटिंग टूल को नियंत्रित करने के लिए कर सकता है।

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. डिज़ाइनर तब यह निर्धारित करने के लिए DRC (डिज़ाइन नियम जाँच) चला सकता है कि क्या नई प्रक्रिया किसी अन्य डिज़ाइन नियमों का उल्लंघन करती है और यह पता लगाने के लिए कि सभी त्रुटियों को ठीक करने के लिए डिज़ाइन के किन पहलुओं को बदला जाना चाहिए।

बाधाओं को गणितीय अभिव्यक्तियों के रूप में इनपुट किया जा सकता है, जिसमें स्थिरांक, विभिन्न ऑपरेटरों, वैक्टर और अन्य डिज़ाइन बाधाएं शामिल हैं, जो डिजाइनरों को एक पैरामीटरयुक्त नियम-संचालित प्रणाली प्रदान करती हैं। Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. पीसीबी वायरिंग, कॉपर फ़ॉइल क्षेत्र स्थान, और लेआउट उपकरण इन स्थितियों से उत्पन्न बाधाओं का पालन करते हैं, और DRC सत्यापित करता है कि संपूर्ण डिज़ाइन इन बाधाओं का अनुपालन करता है, जिसमें लाइन की चौड़ाई, रिक्ति, और स्थान की आवश्यकताएं जैसे क्षेत्र और ऊंचाई प्रतिबंध शामिल हैं।

पदानुक्रमित प्रबंधन

पैरामीटरयुक्त बाधाओं का एक मुख्य लाभ यह है कि उन्हें वर्गीकृत किया जा सकता है। उदाहरण के लिए, वैश्विक लाइन चौड़ाई नियम का उपयोग संपूर्ण डिज़ाइन में डिज़ाइन बाधा के रूप में किया जा सकता है। बेशक, कुछ क्षेत्र या नोड इस सिद्धांत की नकल नहीं कर सकते हैं, इसलिए उच्च-स्तरीय बाधाओं को दरकिनार किया जा सकता है और पदानुक्रमित डिजाइन में निचले स्तर की बाधाओं को अपनाया जा सकता है। पैरामीट्रिक बाधा सॉल्वर, एसीसीईएल टेक्नोलॉजीज के एक बाधा संपादक, को कुल 7 स्तर दिए गए हैं:

1. उन सभी वस्तुओं के लिए डिज़ाइन बाधाएं जिनमें कोई अन्य बाधा नहीं है।

2. पदानुक्रम की बाधाएं, एक निश्चित स्तर पर वस्तुओं पर लागू होती हैं।

3. नोड प्रकार की बाधा एक निश्चित प्रकार के सभी नोड्स पर लागू होती है।

4. Node constraint: applies to a node.

5. अंतर-वर्ग बाधा: दो वर्गों के नोड्स के बीच बाधा को इंगित करता है।

6. Spatial constraint, applied to all devices in a space.

7. डिवाइस की कमी, एक डिवाइस पर लागू।

सॉफ्टवेयर व्यक्तिगत उपकरणों से लेकर संपूर्ण डिजाइन नियमों तक विभिन्न डिजाइन बाधाओं का पालन करता है, और ग्राफिक्स के माध्यम से डिजाइन में इन नियमों के आवेदन क्रम को दिखाता है।

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). प्रतिबाधा को नियंत्रित करने के लिए डिजाइन नियमों के रूप में पैरामीटरयुक्त बाधाओं का उपयोग कैसे किया जा सकता है इसका एक उदाहरण यहां दिया गया है। जैसा कि ऊपर उल्लेख किया गया है, प्रतिबाधा ढांकता हुआ स्थिरांक, निकटतम रेखा परत की दूरी, तांबे के तार की चौड़ाई और ऊंचाई का एक कार्य है। चूंकि डिजाइन द्वारा आवश्यक प्रतिबाधा निर्धारित की गई है, इन चार मापदंडों को मनमाने ढंग से प्रतिबाधा सूत्र को फिर से लिखने के लिए प्रासंगिक चर के रूप में लिया जा सकता है। ज्यादातर मामलों में, डिजाइनर केवल लाइन की चौड़ाई को नियंत्रित कर सकते हैं।

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. यदि सूत्र को एक पदानुक्रमित बाधा के रूप में परिभाषित किया गया है और निर्माण प्रक्रिया मापदंडों को एक डिज़ाइन-स्तर की बाधा के रूप में परिभाषित किया गया है, तो सॉफ़्टवेयर स्वचालित रूप से लाइन की चौड़ाई को समायोजित करेगा ताकि डिज़ाइन की गई लाइन परत में परिवर्तन होने पर क्षतिपूर्ति की जा सके। इसी तरह, यदि डिज़ाइन किए गए सर्किट बोर्ड को एक अलग प्रक्रिया में बनाया जाता है और कॉपर फ़ॉइल की ऊँचाई को बदल दिया जाता है, तो डिज़ाइन स्तर में प्रासंगिक नियमों को कॉपर फ़ॉइल ऊँचाई मापदंडों को बदलकर स्वचालित रूप से पुनर्गणना किया जा सकता है।

Example 2: Device interval = Max (default interval, F (device height, detection Angle).पैरामीटर बाधाओं और डिज़ाइन नियम जाँच दोनों का उपयोग करने का स्पष्ट लाभ यह है कि डिज़ाइन परिवर्तन होने पर पैरामीटरयुक्त दृष्टिकोण पोर्टेबल और मॉनिटर किया जाता है। This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

डिटेक्शन एंगल आमतौर पर पूरे बोर्ड के लिए एक स्थिरांक होता है, इसलिए इसे डिजाइन स्तर पर परिभाषित किया जा सकता है। किसी भिन्न मशीन पर जाँच करते समय, डिज़ाइन स्तर पर नए मान दर्ज करके संपूर्ण डिज़ाइन को केवल अद्यतन किया जा सकता है। नए मशीन प्रदर्शन मापदंडों को दर्ज करने के बाद, डिज़ाइनर यह जान सकता है कि क्या केवल DRC चलाकर डिज़ाइन संभव है, यह जाँचने के लिए कि क्या डिवाइस रिक्ति नए रिक्ति मान के साथ विरोध करती है, जो विश्लेषण, सुधार और उसके अनुसार कठिन गणना करने की तुलना में बहुत आसान है। नई रिक्ति आवश्यकताओं के लिए।

पीसीबी डिजाइन को बाधित करने के लिए क्या इस्तेमाल किया जा सकता है?

उदाहरण 3: घटक लेआउट,डिज़ाइन ऑब्जेक्ट्स और बाधाओं को व्यवस्थित करने के अलावा, डिज़ाइन नियमों का उपयोग घटक लेआउट के लिए भी किया जा सकता है, यानी यह पता लगा सकता है कि बाधाओं के आधार पर त्रुटियों के बिना डिवाइस को कहां रखा जाए। चित्र 1 में हाइलाइट किया गया भौतिक बाधाओं (जैसे अंतराल और प्लेट रिक्ति और डिवाइस के किनारे) डिवाइस स्थान क्षेत्र को पूरा करने के लिए है, आकृति 2 हाइलाइट विद्युत बाधित डिवाइस प्लेसमेंट क्षेत्रों को पूरा करने के लिए है, जैसे अधिकतम लाइन लंबाई, आंकड़ा 3 केवल दिखाता है अंतरिक्ष की कमी का क्षेत्र, अंत में, चित्र 4 चित्र के पहले तीन भागों का प्रतिच्छेदन है, यह प्रभावी क्षेत्र लेआउट है, Devices placed in this region can satisfy all constraints.

पीसीबी डिजाइन को बाधित करने के लिए क्या इस्तेमाल किया जा सकता है？

वास्तव में, मॉड्यूलर तरीके से बाधाओं को उत्पन्न करने से उनकी रखरखाव और पुन: प्रयोज्यता में काफी सुधार हो सकता है। New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

पीसीबी डिजाइन को बाधित करने के लिए क्या इस्तेमाल किया जा सकता है？

डिजाइन पुन: उपयोग और प्रलेखन

पैरामीट्रिक बाधाएं, न केवल प्रारंभिक डिजाइन प्रक्रिया में काफी सुधार कर सकती हैं, और इंजीनियरिंग परिवर्तन और डिजाइन का पुन: उपयोग अधिक उपयोगी हो सकता है, बाधा का उपयोग डिजाइन, सिस्टम और दस्तावेजों के हिस्से के रूप में किया जा सकता है, न केवल इंजीनियर या डिजाइनर के दिमाग में, इसलिए जब वे अन्य परियोजनाओं की ओर मुड़ना धीरे-धीरे भुलाया जा सकता है। बाधा दस्तावेज डिजाइन प्रक्रिया के दौरान पालन किए जाने वाले विद्युत प्रदर्शन नियमों का दस्तावेजीकरण करते हैं और दूसरों को डिजाइनर के इरादों को समझने का अवसर प्रदान करते हैं ताकि इन नियमों को आसानी से नई निर्माण प्रक्रियाओं पर लागू किया जा सके या विद्युत प्रदर्शन आवश्यकताओं के अनुसार बदला जा सके। भविष्य के मल्टीप्लेक्सर्स सटीक डिज़ाइन नियमों को भी जान सकते हैं और नई प्रक्रिया आवश्यकताओं को दर्ज करके परिवर्तन कर सकते हैं, बिना यह अनुमान लगाए कि लाइन की चौड़ाई कैसे प्राप्त की गई थी।

यह लेख निष्कर्ष

पैरामीटर बाधा संपादक बहु-आयामी बाधाओं के तहत पीसीबी लेआउट और रूटिंग की सुविधा प्रदान करता है, और पहली बार स्वचालित रूटिंग सॉफ़्टवेयर और डिज़ाइन नियमों को जटिल विद्युत और प्रक्रिया आवश्यकताओं के विरुद्ध पूरी तरह से जांचने में सक्षम बनाता है, न कि केवल अनुभव या सरल डिज़ाइन नियमों पर निर्भर होने के बजाय कम उपयोग का। परिणाम एक ऐसा डिज़ाइन है जो एक बार की सफलता प्राप्त कर सकता है, प्रोटोटाइप डिबगिंग को कम कर सकता है या समाप्त भी कर सकता है।