پیچیدگی روزافزون از PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. ویرایشگر محدودیت پارامترها این پارامترها را در فرمول تدوین می کند تا به طراحان در برخورد بهتر با این پارامترهای گاه متناقض در طول طراحی و تولید کمک کند.

در سالهای اخیر ، الزامات چیدمان و مسیریابی PCB پیچیده تر شده است و تعداد ترانزیستورها در مدارهای مجتمع همانطور که توسط قانون مور پیش بینی شده است افزایش یافته است ، باعث می شود دستگاه ها سریعتر و هر پالس در طول زمان افزایش کوتاهتر شود و همچنین تعداد پین ها افزایش یابد. – اغلب 500 تا 2,000 همه اینها هنگام طراحی PCB مشکلات چگالی ، ساعت و تداخل ایجاد می کند.

چند سال پیش ، اکثر PCBS فقط تعداد کمی گره “بحرانی” (Nets) داشتند ، که معمولاً به عنوان محدودیت هایی در امپدانس ، طول و فاصله تعریف می شدند. طراحان PCB این مسیرها را به صورت دستی مسیریابی کرده و سپس از نرم افزار برای خودکار کردن مسیریابی کل مقیاس کل مدار استفاده می کنند. PCBS امروزه اغلب دارای 5,000 گره یا بیشتر است که بیش از 50٪ آنها حیاتی هستند. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

اگر تخته ها بزرگتر باشند ، حل برخی از این مشکلات آسان تر خواهد بود ، اما روند در جهت مخالف است. با توجه به الزامات تأخیر اتصال و بسته چگالی بالا ، برد مدار کوچکتر و کوچکتر می شود ، بنابراین طراحی مدار با چگالی بالا ظاهر می شود و قوانین طراحی کوچک سازی باید رعایت شود. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

رفع محدودیت های موجود

رویکرد سنتی به این مشکلات ، تبدیل الزامات الکتریکی و فرآیند به پارامترهای محدودیت ثابت با تجربه ، مقادیر پیش فرض ، جداول اعداد یا روشهای محاسبه است. به عنوان مثال ، مهندسی که مدار را طراحی می کند ، ممکن است ابتدا امپدانس نامی را تعیین کرده و سپس عرض خط نامی را تخمین بزند تا بر اساس الزامات نهایی فرآیند ، امپدانس مطلوب را بدست آورد ، یا از جدول محاسبه یا برنامه حساب برای آزمایش تداخل استفاده کرده و سپس کار کند. محدودیت های طول را برطرف کنید

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. مشکل این رویکرد این است که داده های تجربی یک اصل کلی هستند و بیشتر اوقات آنها درست هستند ، اما گاهی اوقات کار نمی کنند یا منجر به نتایج اشتباه می شوند.

بیایید از مثال تعیین امپدانس بالا برای دیدن خطایی که این روش می تواند ایجاد کند استفاده کنیم. عوامل مربوط به امپدانس شامل خواص دی الکتریک مواد تخته ، ارتفاع فویل مسی ، فاصله بین لایه ها و لایه زمین/قدرت و عرض خط می باشد. از آنجا که سه پارامتر اول به طور کلی توسط فرایند تولید تعیین می شوند ، طراحان معمولاً از عرض خط برای کنترل امپدانس استفاده می کنند. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

بیشتر اوقات این مشکلات در مرحله تولید نمونه اولیه نمایان می شوند ، به طور کلی این مشکل از طریق تعمیر برد مدار یا طراحی مجدد برای حل طراحی برد مشخص می شود. هزینه انجام این کار زیاد است و رفع مشکلات اغلب مشکلات اضافی ایجاد می کند که نیاز به اشکال زدایی بیشتر دارد و از دست دادن درآمد به دلیل تأخیر در بازار به مراتب بیشتر از هزینه اشکال زدایی است.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

چه چیزی می تواند برای محدود کردن طراحی PCB استفاده شود؟

راه حل: پارامتر بندی محدودیت ها

در حال حاضر فروشندگان نرم افزارهای طراحی سعی می کنند با افزودن پارامترهایی به محدودیت ها این مشکل را حل کنند. پیشرفته ترین جنبه این روش توانایی تعیین مشخصات مکانیکی است که به طور کامل ویژگی های مختلف الکتریکی داخلی را منعکس می کند. پس از ترکیب این موارد در طراحی PCB ، نرم افزار طراحی می تواند از این اطلاعات برای کنترل طرح بندی و مسیریابی خودکار استفاده کند.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. سپس طراح می تواند DRC (Design Rule Check) را اجرا کند تا تعیین کند که آیا فرایند جدید قوانین دیگر طراحی را نقض می کند یا خیر و دریابید که برای اصلاح همه خطاها چه جنبه هایی از طرح باید تغییر کند.

محدودیتها می توانند در قالب عبارات ریاضی شامل ثابتها ، عملگرهای مختلف ، بردارها و سایر محدودیتهای طراحی وارد شوند و یک سیستم پارامتر شده قانون محور را در اختیار طراحان قرار دهند. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. سیم کشی PCB ، محل ناحیه فویل مسی و ابزارهای چیدمان از محدودیت های ایجاد شده در این شرایط پیروی می کنند و DRC تأیید می کند که کل طرح با این محدودیت ها مطابقت دارد ، از جمله عرض خط ، فاصله و نیازهای فضا مانند محدودیت های مساحت و ارتفاع.

مدیریت سلسله مراتبی

یکی از مزایای اصلی محدودیت های پارامتری این است که می توان آنها را درجه بندی کرد. به عنوان مثال ، قانون عرض خط جهانی می تواند به عنوان یک محدودیت طراحی در کل طرح استفاده شود. البته برخی مناطق یا گره ها نمی توانند این اصل را کپی کنند ، بنابراین می توان محدودیت سطح بالاتر را دور زد و محدودیت سطح پایین تر را در طرح سلسله مراتبی اتخاذ کرد. Parametric Constraint Solver ، ویرایشگر محدودیت از ACCEL Technologies ، در مجموع 7 سطح ارائه شده است:

1. محدودیت های طراحی برای همه اشیاء که هیچ محدودیت دیگری ندارند.

2. محدودیت های سلسله مراتبی ، اعمال شده برای اشیاء در سطح مشخص.

3. محدودیت نوع گره برای همه گره های یک نوع خاص اعمال می شود.

4. Node constraint: applies to a node.

5. محدودیت بین کلاس: محدودیت بین گره های دو کلاس را نشان می دهد.

6. Spatial constraint, applied to all devices in a space.

7. محدودیت های دستگاه ، اعمال شده بر روی یک دستگاه واحد.

این نرم افزار محدودیت های مختلف طراحی را از دستگاه های مختلف تا کل قوانین طراحی دنبال می کند و ترتیب کاربرد این قوانین را در طراحی به صورت گرافیکی نشان می دهد.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). در اینجا مثالی از چگونگی استفاده از محدودیت های پارامتر شده به عنوان قوانین طراحی برای کنترل امپدانس آورده شده است. همانطور که در بالا ذکر شد ، امپدانس تابعی از ثابت دی الکتریک ، فاصله تا نزدیکترین لایه خط ، عرض و ارتفاع سیم مسی است. از آنجا که امپدانس مورد نیاز طراحی تعیین شده است ، این چهار پارامتر را می توان به طور خودسرانه به عنوان متغیرهای مرتبط برای بازنویسی فرمول امپدانس در نظر گرفت. در بیشتر موارد ، طراحان می توانند فقط عرض خط را کنترل کنند.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. اگر فرمول به عنوان یک محدودیت سلسله مراتبی و پارامترهای فرآیند تولید به عنوان یک محدودیت در سطح طراحی تعریف شود ، نرم افزار به طور خودکار عرض خط را تنظیم می کند تا هنگام تغییر لایه خط طراحی شده ، جبران شود. به طور مشابه ، اگر برد مدار طراحی شده در فرآیند متفاوتی تولید شود و ارتفاع فویل مسی تغییر کند ، قوانین مربوطه در سطح طراحی را می توان با تغییر پارامترهای ارتفاع فویل مسی مجدداً محاسبه کرد.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).مزیت آشکار استفاده از هر دو محدودیت پارامترها و بررسی قوانین طراحی این است که رویکرد پارامتر دار قابل حمل است و هنگام تغییر در طراحی نظارت می شود. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

زاویه تشخیص معمولاً برای کل صفحه ثابت است ، بنابراین می توان آن را در سطح طراحی تعریف کرد. هنگام بررسی روی یک دستگاه دیگر ، می توان کل طرح را به سادگی با وارد کردن مقادیر جدید در سطح طراحی به روز کرد. پس از وارد کردن پارامترهای جدید عملکرد دستگاه ، طراح می تواند با اجرای DRC بداند که آیا طراحی امکان پذیر است یا خیر که آیا فاصله دستگاه با مقدار فاصله جدید مغایرت دارد یا خیر ، که بسیار ساده تر از تجزیه و تحلیل ، تصحیح و سپس انجام محاسبات سخت است. به الزامات فاصله گذاری جدید

چه چیزی می تواند برای محدود کردن طراحی PCB استفاده شود؟

مثال 3: طرح کامپوننت ،قوانین طراحی علاوه بر سازماندهی اشیاء و محدودیت های طراحی ، می تواند برای چیدمان اجزاء نیز مورد استفاده قرار گیرد ، یعنی می تواند محل قرارگیری دستگاه ها را بدون ایجاد خطا بر اساس محدودیت ها تشخیص دهد. در شکل 1 مشخص شده است که محدودیت های فیزیکی (مانند فاصله و لبه فاصله صفحه و دستگاه) منطقه دستگاه را برآورده می کند ، شکل 2 نکات برجسته این است که با مناطق قرارگیری دستگاه با محدودیت الکتریکی مطابقت داشته باشد ، مانند حداکثر طول خط ، شکل 3 فقط نشان می دهد مساحت محدودیت فضا ، در نهایت ، شکل 4 تقاطع سه قسمت اول تصویر است ، این طرح موثر منطقه است ، Devices placed in this region can satisfy all constraints.

چه چیزی می تواند برای محدود کردن طراحی PCB استفاده شود؟

در حقیقت ، ایجاد محدودیت ها به صورت مدولار می تواند قابلیت نگهداری و استفاده مجدد آنها را تا حد زیادی بهبود بخشد. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

چه چیزی می تواند برای محدود کردن طراحی PCB استفاده شود؟

طراحی مجدد و مستندسازی

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. اسناد محدودیت ، قوانین عملکرد الکتریکی را که باید در طول فرآیند طراحی رعایت شود ، مستند می سازد و فرصتی را برای دیگران فراهم می کند تا مقاصد طراح را درک کنند تا این قوانین به راحتی در فرایندهای جدید تولید اعمال شوند یا با توجه به الزامات عملکرد الکتریکی تغییر کنند. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

ویرایشگر محدودیت پارامتر ، چیدمان و مسیریابی PCB را با محدودیت های چند بعدی تسهیل می کند و برای اولین بار نرم افزارهای مسیریابی خودکار و قوانین طراحی را به طور کامل بر اساس الزامات پیچیده الکتریکی و فرایند بررسی می کند ، نه اینکه فقط به تجربه یا قوانین طراحی ساده تکیه کنید. استفاده کمی دارد The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.