Sự phức tạp ngày càng tăng của PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. Trình biên tập ràng buộc tham số hệ thống hóa các tham số này thành các công thức để giúp các nhà thiết kế xử lý tốt hơn các tham số đôi khi mâu thuẫn này trong quá trình thiết kế và sản xuất.

Trong những năm gần đây, các yêu cầu về bố trí và định tuyến PCB đã trở nên phức tạp hơn và số lượng bóng bán dẫn trong các mạch tích hợp đã tăng lên như dự đoán của Định luật Moore, làm cho các thiết bị nhanh hơn và mỗi xung ngắn hơn theo thời gian tăng, cũng như tăng số lượng chân – thường là 500 đến 2,000. Tất cả những điều này tạo ra các vấn đề về mật độ, xung nhịp và nhiễu xuyên âm khi thiết kế PCB.

Một vài năm trước, hầu hết PCBS chỉ có một số ít các nút “quan trọng” (Nets), thường được định nghĩa là các ràng buộc về trở kháng, độ dài và độ hở. Các nhà thiết kế PCB sẽ định tuyến các tuyến này theo cách thủ công và sau đó sử dụng phần mềm để tự động hóa định tuyến quy mô lớn của toàn bộ mạch. PCBS ngày nay thường có từ 5,000 nút trở lên, hơn 50% trong số đó là quan trọng. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

Một số vấn đề này sẽ dễ giải quyết hơn nếu bảng lớn hơn, nhưng xu hướng lại theo hướng ngược lại. Do yêu cầu về độ trễ kết nối và gói mật độ cao, bảng mạch ngày càng nhỏ hơn, do đó thiết kế mạch mật độ cao xuất hiện và các quy tắc thiết kế thu nhỏ phải được tuân theo. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

Đã sửa các ràng buộc tồn tại

Cách tiếp cận truyền thống cho những vấn đề này là chuyển các yêu cầu về điện và quy trình thành các tham số ràng buộc cố định theo kinh nghiệm, giá trị mặc định, bảng số hoặc phương pháp tính toán. Ví dụ, một kỹ sư thiết kế mạch điện trước tiên có thể xác định trở kháng danh định và sau đó “ước tính” chiều rộng đường dây danh định để đạt được trở kháng mong muốn dựa trên các yêu cầu của quy trình cuối cùng, hoặc sử dụng bảng tính toán hoặc chương trình số học để kiểm tra nhiễu và sau đó làm việc ra các ràng buộc về độ dài.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. Vấn đề với cách tiếp cận này là dữ liệu thực nghiệm là một nguyên tắc chung, và hầu hết thời gian chúng đều đúng, nhưng đôi khi chúng không hoạt động hoặc dẫn đến kết quả sai.

Hãy sử dụng ví dụ xác định trở kháng ở trên để xem lỗi mà phương pháp này có thể gây ra. Các yếu tố liên quan đến trở kháng bao gồm đặc tính điện môi của vật liệu bo mạch, chiều cao của lá đồng, khoảng cách giữa các lớp và lớp đất / nguồn, và chiều rộng đường truyền. Vì ba thông số đầu tiên thường được xác định bởi quá trình sản xuất, các nhà thiết kế thường sử dụng độ rộng đường để kiểm soát trở kháng. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

Hầu hết các vấn đề này sẽ được bộc lộ trong giai đoạn sản xuất nguyên mẫu, thông thường là tìm ra vấn đề thông qua việc sửa chữa hoặc thiết kế lại bảng mạch để giải quyết thiết kế bảng mạch. Chi phí làm như vậy cao và các bản sửa lỗi thường tạo ra các vấn đề bổ sung đòi hỏi phải gỡ lỗi thêm và mất doanh thu do thời gian đưa ra thị trường bị trì hoãn vượt xa chi phí gỡ lỗi.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

Điều gì có thể được sử dụng để hạn chế thiết kế PCB?

Giải pháp: Tham số hóa các ràng buộc

Hiện tại, các nhà cung cấp phần mềm thiết kế cố gắng giải quyết vấn đề này bằng cách thêm các tham số vào các ràng buộc. Khía cạnh tiên tiến nhất của phương pháp này là khả năng chỉ định các thông số kỹ thuật cơ học phản ánh đầy đủ các đặc tính điện bên trong khác nhau. Khi chúng được kết hợp vào thiết kế PCB, phần mềm thiết kế có thể sử dụng thông tin này để điều khiển công cụ định tuyến và bố trí tự động.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. Sau đó, nhà thiết kế có thể chạy DRC (Kiểm tra Quy tắc Thiết kế) để xác định xem quy trình mới có vi phạm bất kỳ quy tắc thiết kế nào khác hay không và để tìm hiểu những khía cạnh nào của thiết kế nên được thay đổi để sửa chữa tất cả các lỗi.

Các ràng buộc có thể được nhập dưới dạng biểu thức toán học, bao gồm hằng số, các toán tử khác nhau, vectơ và các ràng buộc thiết kế khác, cung cấp cho các nhà thiết kế một hệ thống hướng quy tắc tham số hóa. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. Hệ thống dây điện PCB, vị trí khu vực lá đồng và các công cụ bố trí tuân theo các ràng buộc được tạo ra bởi các điều kiện này và DRC xác minh rằng toàn bộ thiết kế tuân thủ các ràng buộc này, bao gồm các yêu cầu về chiều rộng đường, khoảng cách và không gian như hạn chế về diện tích và chiều cao.

Quản lý phân cấp

Một trong những lợi ích chính của các ràng buộc tham số hóa là chúng có thể được phân loại. Ví dụ, quy tắc chiều rộng đường toàn cục có thể được sử dụng như một ràng buộc thiết kế trong toàn bộ thiết kế. Tất nhiên, một số vùng hoặc nút không thể sao chép nguyên tắc này, vì vậy có thể bỏ qua ràng buộc cấp cao hơn và có thể chấp nhận ràng buộc cấp thấp hơn trong thiết kế phân cấp. Parametric Constraint Solver, một trình soạn thảo Constraint từ ACCEL Technologies, có tổng cộng 7 cấp độ:

1. Ràng buộc thiết kế cho tất cả các đối tượng không có ràng buộc nào khác.

2. Ràng buộc phân cấp, áp dụng cho các đối tượng ở một mức nhất định.

3. Ràng buộc kiểu nút áp dụng cho tất cả các nút của một kiểu nhất định.

4. Node constraint: applies to a node.

5. Ràng buộc giữa các lớp: chỉ ra ràng buộc giữa các nút của hai lớp.

6. Spatial constraint, applied to all devices in a space.

7. Ràng buộc thiết bị, áp dụng cho một thiết bị duy nhất.

Phần mềm tuân theo các ràng buộc thiết kế khác nhau từ các thiết bị riêng lẻ đến toàn bộ quy tắc thiết kế, và hiển thị thứ tự ứng dụng của các quy tắc này trong thiết kế bằng đồ họa.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). Dưới đây là một ví dụ về cách các ràng buộc tham số hóa có thể được sử dụng như các quy tắc thiết kế để kiểm soát trở kháng. Như đã đề cập ở trên, trở kháng là một hàm của hằng số điện môi, khoảng cách đến lớp dây gần nhất, chiều rộng và chiều cao của dây đồng. Vì trở kháng theo yêu cầu của thiết kế đã được xác định, bốn thông số này có thể được tùy ý lấy làm biến số liên quan để viết lại công thức trở kháng. Trong hầu hết các trường hợp, các nhà thiết kế chỉ có thể kiểm soát độ rộng của dòng.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. Nếu công thức được xác định là ràng buộc phân cấp và các thông số của quá trình sản xuất là ràng buộc cấp thiết kế, phần mềm sẽ tự động điều chỉnh độ rộng đường để bù khi lớp đường được thiết kế thay đổi. Tương tự, nếu bảng mạch được thiết kế được sản xuất theo quy trình khác và chiều cao lá đồng bị thay đổi, các quy tắc liên quan trong cấp thiết kế có thể được tính toán lại tự động bằng cách thay đổi thông số chiều cao lá đồng.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).Lợi ích rõ ràng của việc sử dụng cả ràng buộc tham số và kiểm tra quy tắc thiết kế là cách tiếp cận tham số hóa có thể di động và được giám sát khi các thay đổi thiết kế xảy ra. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

Góc phát hiện thường là một hằng số cho toàn bộ bảng, vì vậy nó có thể được xác định ở mức thiết kế. Khi kiểm tra trên một máy khác, toàn bộ thiết kế có thể được cập nhật đơn giản bằng cách nhập các giá trị mới ở cấp thiết kế. Sau khi các thông số hiệu suất của máy mới được nhập, nhà thiết kế có thể biết liệu thiết kế có khả thi hay không bằng cách đơn giản chạy DRC để kiểm tra xem khoảng cách vùng thiết bị có xung đột với giá trị khoảng cách mới hay không, điều này dễ dàng hơn nhiều so với việc phân tích, hiệu chỉnh và sau đó thực hiện các tính toán khó theo các yêu cầu về khoảng cách mới.

Điều gì có thể được sử dụng để hạn chế thiết kế PCB?

Ví dụ 3: Bố cục thành phần,Ngoài việc tổ chức các đối tượng thiết kế và các ràng buộc, các quy tắc thiết kế cũng có thể được sử dụng để bố trí thành phần, tức là nó có thể phát hiện vị trí đặt các thiết bị mà không gây ra lỗi dựa trên các ràng buộc. Điểm nổi bật trong hình 1 là đáp ứng các hạn chế vật lý (chẳng hạn như khoảng và cạnh của khoảng cách tấm và thiết bị) diện tích đặt thiết bị, điểm nổi bật trong hình 2 là đáp ứng các khu vực đặt thiết bị hạn chế về điện, chẳng hạn như độ dài dòng tối đa, hình 3 chỉ hiển thị khu vực hạn chế về không gian, cuối cùng, hình 4 là giao điểm của ba phần đầu tiên của hình, đây là cách bố trí khu vực hiệu quả, Devices placed in this region can satisfy all constraints.

Những gì có thể được sử dụng để hạn chế thiết kế PCB？

Trên thực tế, việc tạo ra các ràng buộc theo cách mô-đun có thể cải thiện đáng kể khả năng bảo trì và khả năng tái sử dụng của chúng. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

Những gì có thể được sử dụng để hạn chế thiết kế PCB？

Tái sử dụng thiết kế và tài liệu

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. Tài liệu ràng buộc ghi lại các quy tắc hiệu suất điện phải tuân theo trong quá trình thiết kế và tạo cơ hội cho những người khác hiểu ý định của nhà thiết kế để các quy tắc này có thể dễ dàng áp dụng cho các quy trình sản xuất mới hoặc thay đổi theo yêu cầu về hiệu suất điện. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

Trình chỉnh sửa ràng buộc tham số tạo điều kiện cho việc bố trí và định tuyến PCB theo các ràng buộc đa chiều và lần đầu tiên cho phép phần mềm định tuyến tự động và các quy tắc thiết kế được kiểm tra đầy đủ theo các yêu cầu phức tạp về điện và quy trình, thay vì chỉ dựa vào kinh nghiệm hoặc các quy tắc thiết kế đơn giản ít sử dụng. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.