La complexité croissante de PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. L’éditeur de contraintes de paramètres codifie ces paramètres dans des formules pour aider les concepteurs à mieux gérer ces paramètres parfois contradictoires lors de la conception et de la production.

Ces dernières années, les exigences de disposition et de routage des PCB sont devenues plus complexes, et le nombre de transistors dans les circuits intégrés a augmenté comme le prédit la loi de Moore, rendant les dispositifs plus rapides et chaque impulsion plus courte au cours du temps de montée, tout en augmentant le nombre de broches — souvent 500 à 2,000 XNUMX. Tout cela crée des problèmes de densité, d’horloge et de diaphonie lors de la conception d’un PCB.

Il y a quelques années, la plupart des PCBS n’avaient qu’une poignée de nœuds « critiques » (Nets), généralement définis comme des contraintes d’impédance, de longueur et de dégagement. Les concepteurs de PCB achemineraient manuellement ces itinéraires, puis utiliseraient un logiciel pour automatiser le routage à grande échelle de l’ensemble du circuit. Les PCBS d’aujourd’hui ont souvent 5,000 50 nœuds ou plus, dont plus de XNUMX % sont critiques. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

Certains de ces problèmes seraient plus faciles à résoudre si les planches étaient plus grandes, mais la tendance est dans la direction opposée. En raison des exigences de délai d’interconnexion et de boîtier haute densité, la carte de circuit imprimé devient de plus en plus petite, si bien qu’une conception de circuit haute densité apparaît et que les règles de conception de miniaturisation doivent être suivies. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

Contraintes fixes qui existent

L’approche traditionnelle de ces problèmes consiste à traduire les exigences électriques et de processus en paramètres de contraintes fixes par l’expérience, les valeurs par défaut, les tables de nombres ou les méthodes de calcul. Par exemple, un ingénieur concevant un circuit peut d’abord déterminer une impédance nominale, puis « estimer » une largeur de ligne nominale pour obtenir l’impédance souhaitée en fonction des exigences du processus final, ou utiliser une table de calcul ou un programme arithmétique pour tester les interférences et ensuite travailler les contraintes de longueur.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. Le problème avec cette approche est que les données empiriques sont un principe général, et la plupart du temps elles sont correctes, mais parfois elles ne fonctionnent pas ou conduisent à des résultats erronés.

Utilisons l’exemple de détermination de l’impédance ci-dessus pour voir l’erreur que cette méthode peut provoquer. Les facteurs liés à l’impédance comprennent les propriétés diélectriques du matériau de la carte, la hauteur de la feuille de cuivre, la distance entre les couches et la couche de terre/d’alimentation et la largeur de ligne. Étant donné que les trois premiers paramètres sont généralement déterminés par le processus de production, les concepteurs utilisent généralement la largeur de ligne pour contrôler l’impédance. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

La plupart du temps, ces problèmes seront exposés au stade de la production du prototype, le général consiste à découvrir le problème via la réparation ou la refonte de la carte de circuit imprimé pour résoudre la conception de la carte. Le coût de cette opération est élevé et les correctifs créent souvent des problèmes supplémentaires qui nécessitent un débogage supplémentaire, et la perte de revenus due au délai de mise sur le marché dépasse de loin le coût du débogage.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

Que peut-on utiliser pour contraindre la conception de PCB ?

Solution : Paramétrer les contraintes

À l’heure actuelle, les fournisseurs de logiciels de conception tentent de résoudre ce problème en ajoutant des paramètres aux contraintes. L’aspect le plus avancé de cette approche est la capacité de spécifier des spécifications mécaniques qui reflètent pleinement diverses caractéristiques électriques internes. Une fois ceux-ci intégrés à la conception du PCB, le logiciel de conception peut utiliser ces informations pour contrôler l’outil de mise en page et de routage automatique.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. Le concepteur peut ensuite exécuter DRC (Design Rule Check) pour déterminer si le nouveau processus enfreint d’autres règles de conception et pour découvrir quels aspects de la conception doivent être modifiés pour corriger toutes les erreurs.

Les contraintes peuvent être saisies sous la forme d’expressions mathématiques, notamment des constantes, divers opérateurs, vecteurs et autres contraintes de conception, offrant aux concepteurs un système paramétré à base de règles. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. Le câblage PCB, l’emplacement de la zone de la feuille de cuivre et les outils de mise en page suivent les contraintes générées par ces conditions, et DRC vérifie que l’ensemble de la conception est conforme à ces contraintes, y compris la largeur de ligne, l’espacement et les exigences d’espace telles que les restrictions de surface et de hauteur.

Gestion hiérarchique

L’un des principaux avantages des contraintes paramétrées est qu’elles peuvent être graduées. Par exemple, la règle de largeur de ligne globale peut être utilisée comme contrainte de conception dans l’ensemble de la conception. Bien sûr, certaines régions ou certains nœuds ne peuvent pas copier ce principe, donc la contrainte de niveau supérieur peut être contournée et la contrainte de niveau inférieur dans la conception hiérarchique peut être adoptée. Parametric Constraint Solver, un éditeur de contraintes d’ACCEL Technologies, dispose d’un total de 7 niveaux :

1. Contraintes de conception pour tous les objets qui n’ont pas d’autres contraintes.

2. Contraintes de hiérarchie, appliquées aux objets à un certain niveau.

3. La contrainte de type de nœud s’applique à tous les nœuds d’un certain type.

4. Node constraint: applies to a node.

5. Contrainte inter-classes : indique la contrainte entre les nœuds de deux classes.

6. Spatial constraint, applied to all devices in a space.

7. Contraintes de périphérique, appliquées à un seul périphérique.

Le logiciel suit diverses contraintes de conception, des appareils individuels aux règles de conception entières, et montre l’ordre d’application de ces règles dans la conception au moyen de graphiques.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). Voici un exemple de la façon dont les contraintes paramétrées peuvent être utilisées comme règles de conception pour contrôler l’impédance. Comme mentionné ci-dessus, l’impédance est fonction de la constante diélectrique, de la distance à la couche de ligne la plus proche, de la largeur et de la hauteur du fil de cuivre. Étant donné que l’impédance requise par la conception a été déterminée, ces quatre paramètres peuvent être arbitrairement considérés comme des variables pertinentes pour réécrire la formule d’impédance. Dans la plupart des cas, les concepteurs ne peuvent contrôler que la largeur de ligne.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. Si la formule est définie comme une contrainte hiérarchique et les paramètres du processus de fabrication comme une contrainte au niveau de la conception, le logiciel ajustera automatiquement la largeur de ligne pour compenser lorsque la couche de ligne conçue change. De même, si le circuit imprimé conçu est produit dans un processus différent et que la hauteur de la feuille de cuivre est modifiée, les règles pertinentes au niveau de la conception peuvent être recalculées automatiquement en modifiant les paramètres de hauteur de la feuille de cuivre.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).L’avantage évident de l’utilisation à la fois des contraintes de paramètres et de la vérification des règles de conception est que l’approche paramétrée est portable et surveillée lorsque des modifications de conception se produisent. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

L’angle de détection est généralement une constante pour l’ensemble de la carte, il peut donc être défini au niveau de la conception. Lors de la vérification sur une autre machine, la conception entière peut être mise à jour simplement en entrant de nouvelles valeurs au niveau de la conception. Une fois les nouveaux paramètres de performance de la machine entrés, le concepteur peut savoir si la conception est réalisable en exécutant simplement le DRC pour vérifier si l’espacement des appareils est en conflit avec la nouvelle valeur d’espacement, ce qui est beaucoup plus facile que d’analyser, de corriger puis de faire des calculs difficiles en fonction de aux nouvelles exigences d’espacement.

Que peut-on utiliser pour contraindre la conception de PCB ?

Exemple 3 : Disposition des composants,En plus d’organiser les objets de conception et les contraintes, les règles de conception peuvent également être utilisées pour la disposition des composants, c’est-à-dire qu’elles peuvent détecter où placer les périphériques sans provoquer d’erreurs basées sur les contraintes. Surlignée dans la figure 1 est de respecter les contraintes physiques (telles que l’intervalle et le bord de l’espacement de la plaque et du dispositif) zone de placement des appareils, la figure 2 met en évidence est de respecter les zones de placement de l’appareil contraintes électriques, telles que la longueur de ligne maximale, la figure 3 montre uniquement la zone de contrainte d’espace, enfin, la figure 4 est l’intersection des trois premières parties de l’image, c’est la disposition de la zone effective, Devices placed in this region can satisfy all constraints.

Que peut-on utiliser pour contraindre la conception de PCB？

En effet, générer des contraintes de manière modulaire peut grandement améliorer leur maintenabilité et leur réutilisabilité. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

Que peut-on utiliser pour contraindre la conception de PCB？

Réutilisation de la conception et documentation

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. Les documents de contraintes documentent les règles de performances électriques à suivre pendant le processus de conception et permettent aux autres de comprendre les intentions du concepteur afin que ces règles puissent être facilement appliquées à de nouveaux processus de fabrication ou modifiées en fonction des exigences de performances électriques. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

L’éditeur de contraintes de paramètres facilite la disposition et le routage des circuits imprimés sous des contraintes multidimensionnelles et permet pour la première fois de vérifier entièrement le logiciel de routage automatique et les règles de conception par rapport à des exigences électriques et de processus complexes, plutôt que de se fier uniquement à l’expérience ou à des règles de conception simples qui sont de peu d’utilité. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.