日益复杂的 PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. 参数约束编辑器将这些参数编入公式，以帮助设计人员在设计和生产过程中更好地处理这些有时相互矛盾的参数。

近年来，PCB 布局和布线要求变得更加复杂，集成电路中的晶体管数量正如摩尔定律所预测的那样增加，使得器件速度更快，每个脉冲沿上升时间更短，同时引脚数量也增加了— 通常为 500 到 2,000。 所有这些都会在设计 PCB 时产生密度、时钟和串扰问题。

几年前，大多数 PCBS 只有少数“关键”节点 (Net)，通常定义为对阻抗、长度和间隙的约束。 PCB 设计人员将手动路由这些路由，然后使用软件来自动化整个电路的大规模路由。 今天的 PCBS 通常有 5,000 个或更多节点，其中 50% 以上是关键节点。 Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

这些约束主要是由于相关参数和设计要求越来越复杂，例如，两个线性区间可能取决于一个节点电压和电路板材料是相关功能，数字IC上升时间降低的高速和低时钟速度可以影响设计，由于脉冲更快并且建立和保持时间更短， In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

如果电路板更大，其中一些问题会更容易解决，但趋势相反。 由于互连延迟和高密度封装的要求，电路板变得越来越小，因此出现了高密度电路设计，必须遵循小型化设计规则。 Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

存在的固定约束

解决这些问题的传统方法是通过经验、默认值、数字表或计算方法将电气和工艺要求转化为固定的约束参数。 例如，设计电路的工程师可能会先确定额定阻抗，然后根据最终工艺要求“估算”出额定线宽以达到所需的阻抗，或者使用计算表或算法程序测试干扰，然后进行工作出长度限制。

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. 这种方法的问题在于经验数据是一个普遍原则，大多数时候它们是正确的，但有时它们不起作用或导致错误的结果。

让我们使用上面确定阻抗的示例来查看此方法可能导致的错误。 与阻抗相关的因素包括板材料的介电特性、铜箔的高度、层与地/电源层之间的距离以及线宽。 由于前三个参数一般由生产工艺决定，设计人员通常使用线宽来控制阻抗。 Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

大多数时候这些问题会在样机生产阶段暴露出来，一般是通过电路板修复或重新设计找出问题来解决电路板设计。 这样做的成本很高，而且修复往往会产生需要进一步调试的额外问题，而且由于上市时间延迟而造成的收入损失远远超过调试成本。Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

什么可以用来约束PCB设计？

解决方案：参数化约束

目前设计软件厂商试图通过在约束中添加参数来解决这个问题。 这种方法最先进的方面是能够指定完全反映各种内部电气特性的机械规格。 一旦将这些整合到 PCB 设计中，设计软件就可以使用这些信息来控制自动布局和布线工具。

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. 然后，设计人员可以运行 DRC（设计规则检查）以确定新流程是否违反任何其他设计规则，并找出应该更改设计的哪些方面以纠正所有错误。

约束可以以数学表达式的形式输入，包括常量、各种运算符、向量和其他设计约束，为设计人员提供参数化的规则驱动系统。 Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. PCB 布线、铜箔面积位置和布局工具遵循这些条件产生的约束，DRC 验证整个设计是否符合这些约束，包括线宽、间距以及面积和高度限制等空间要求。

分级管理

参数化约束的主要好处之一是它们可以分级。 例如，全局线宽规则可以作为整个设计中的设计约束。 当然，有些区域或节点无法复制这一原则，因此可以绕过上级约束，采用分层设计中的下级约束。 Parametric Constraint Solver，来自 ACCEL Technologies 的约束编辑器，共有 7 个级别：

1. 为所有没有其他约束的对象设计约束。

2. 层次约束，应用于某个层次的对象。

3. 节点类型约束适用于某一类型的所有节点。

4. Node constraint: applies to a node.

5.类间约束：表示两个类的节点之间的约束。

6. Spatial constraint, applied to all devices in a space.

7. 设备约束，应用于单个设备。

该软件遵循从单个器件到整个设计规则的各种设计约束，并以图形的方式显示这些规则在设计中的应用顺序。

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). 下面是一个示例，说明如何将参数化约束用作控制阻抗的设计规则。 如上所述，阻抗是介电常数、到最近线路层的距离、铜线的宽度和高度的函数。 由于设计所需的阻抗已经确定，因此可以任意取这四个参数作为相关变量来改写阻抗公式。 大多数情况下，设计师只能控制线宽。

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. 如果公式定义为层次约束，制造工艺参数定义为设计级约束，当设计的线层发生变化时，软件会自动调整线宽以进行补偿。 同样，如果设计的电路板采用不同的工艺生产，并且铜箔高度发生变化，则可以通过更改铜箔高度参数自动重新计算设计级别中的相关规则。

Example 2: Device interval = Max (default interval, F (device height, detection Angle).同时使用参数约束和设计规则检查的明显好处是参数化方法是可移植的，并且在发生设计更改时受到监控。 This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

检测角度对于整块板来说通常是一个常数，因此可以在设计层面进行定义。 在不同机器上检查时，只需在设计级别输入新值即可更新整个设计。 输入新机器性能参数后，设计人员只需运行DRC，检查器件间距是否与新间距值冲突，就可以知道设计是否可行，这比根据分析、校正和硬计算要容易得多。到新的间距要求。

什么可以用来约束PCB设计？

示例 3：组件布局，除了组织设计对象和约束之外，设计规则还可以用于组件布局，即它可以基于约束来检测设备放置的位置而不会导致错误。 图1突出显示的是满足物理约束（如板间距和边缘间距和器件）的器件放置区域，图2突出显示的是满足电气约束的器件放置区域，如最大线长，图3仅显示空间约束的区域，最后，图4是图片前三部分的交集，这是有效的区域布局， Devices placed in this region can satisfy all constraints.

什么可以用来约束PCB设计？

事实上，以模块化的方式生成约束可以大大提高其可维护性和可重用性。 New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

什么可以用来约束PCB设计？

设计重用和文档

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. 约束文件记录了设计过程中要遵循的电气性能规则，并为其他人提供了了解设计人员意图的机会，以便这些规则可以轻松应用于新的制造工艺或根据电气性能要求进行更改。 Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

本文结语

参数约束编辑器方便了多维约束下的 PCB 布局和布线，并首次使自动布线软件和设计规则能够针对复杂的电气和工艺要求进行全面检查，而不仅仅是依靠经验或简单的设计规则用处不大。 结果是一种可以一次性成功的设计，减少甚至消除原型调试。