د پیچلتیا ډیریدل مردان design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. د پیرامیټر محدودیت ایډیټر دا پیرامیټرې په فارمولونو کې کوډ کوي ترڅو د ډیزاینرانو سره مرسته وکړي د ډیزاین او تولید پرمهال د دې ځینې وخت متضاد پیرامیټرو سره ښه معامله وکړي.

په وروستي کلونو کې ، د PCB ترتیب او روټینګ اړتیاوې خورا پیچلي شوي ، او په مربوط سرکټو کې د ټرانجیسټرانو شمیر ډیر شوی لکه څنګه چې د مور قانون لخوا وړاندوینه شوې ، وسایل ګړندي کوي او هر نبض د وخت په تیریدو سره لنډیږي ، په بیله بیا د پنونو شمیر ډیریږي. – ډیری وختونه له 500 څخه تر 2,000،XNUMX پورې. دا ټول د PCB ډیزاین کولو پرمهال کثافت ، ساعت ، او کراسسټال ستونزې رامینځته کوي.

څو کاله دمخه ، ډیری PCBS یوازې یو څو “انتقادي” نوډونه (جالونه) درلودل ، چې عموما د خنډ ، اوږدوالي او پاکولو محدودیتونو په توګه تعریف شوي. د PCB ډیزاینران به دا لارې په لاسي ډول تنظیم کړي او بیا به د ټول سرکټ لوی کچې اتومات کولو لپاره سافټویر وکاروي. د نن ورځې PCBS ډیری وختونه 5,000 یا ډیر نوډونه لري ، له 50 than څخه ډیر یې جدي دي. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

د دې ځینې ستونزې به حل کول اسانه وي که بورډونه لوی وي ، مګر رجحان په مخالف لوري کې دی. د متقابل ځنډ او لوړ کثافت کڅوړې اړتیاو له امله ، د سرکټ بورډ کوچنی او کوچنی کیږي ، نو د لوړ کثافت سرکټ ډیزاین څرګندیږي ، او د کوچني کولو ډیزاین مقررات باید تعقیب شي. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

ثابت خنډونه چې شتون لري

دې ستونزو ته دوديزه تګلاره د تجربې ، ډیفالټ ارزښتونو ، شمیرې جدولونو ، یا محاسبې میتودونو په واسطه ټاکل شوي محدودیت پیرامیټرو کې د بریښنایی او پروسې اړتیاوې ژباړل دي. د مثال په توګه ، یو انجنیر چې د سرکټ ډیزاین کوي ​​ممکن لومړی د درجه بندي معیوبیت مشخص کړي او بیا د وروستي پروسې اړتیاو پراساس مطلوب تاوان ترلاسه کولو لپاره د درجه شوي کرښې چوکۍ “اټکل” کړي ، یا د لاسوهنې ازموینې لپاره د محاسبې میز یا ریاضي برنامه وکاروئ او بیا کار وکړئ. د اوږدوالي محدودیتونه

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. د دې چلند سره ستونزه دا ده چې تجرباتي معلومات یو عمومي اصل دی ، او ډیری وختونه دوی سم وي ، مګر ځینې وختونه دا کار نه کوي یا غلط پایلو لامل کیږي.

راځئ چې پورته د خنډ ټاکلو مثال وکاروو ترڅو هغه غلطي وګورو چې دا میتود یې لامل کیدی شي. د مخنیوي پورې اړوند فاکتورونه د بورډ موادو ډای الیکټریک ملکیتونه ، د مسو ورق لوړوالی ، د پرتونو او ځمکې/بریښنا پرت ترمینځ فاصله ، او د لاین چوکۍ شامل دي. لدې چې لومړی درې پیرامیټرې عموما د تولید پروسې لخوا ټاکل کیږي ، ډیزاینران معمولا د مخنیوي کنټرول لپاره د لاین چوکۍ کاروي. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

ډیری وختونه دا ستونزې به د پروټوټایپ تولید مرحلې کې افشا شي ، عمومي د بورډ ډیزاین حل کولو لپاره د سرکټ بورډ ترمیم یا له سره ډیزاین له لارې ستونزه موندل دي. د دې کولو لګښت خورا لوړ دی ، او اصلاحات اکثرا اضافي ستونزې رامینځته کوي چې نور ډیبګ کولو ته اړتیا لري ، او بازار ته د ځنډیدلي وخت له امله د عاید ضایع کول د ډیبګ کولو لګښت څخه خورا ډیر دی.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

د PCB ډیزاین محدودولو لپاره څه کارول کیدی شي؟

حل: محدودیتونه پیرامیټریز کړئ

اوس مهال د ډیزاین سافټویر پلورونکي هڅه کوي د محدودیتونو پیرامیټرو اضافه کولو سره دا ستونزه حل کړي. د دې چلند خورا پرمختللی اړخ د میخانیکي مشخصاتو مشخص کولو وړتیا ده چې په بشپړ ډول مختلف داخلي بریښنایی ځانګړتیاوې منعکس کوي. یوځل چې دا د PCB ډیزاین کې شامل شي ، د ډیزاین سافټویر کولی شي دا معلومات د اتوماتیک ترتیب او روټینګ وسیلې کنټرول لپاره وکاروي.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. بیا ډیزاینر کولی شي DRC (د ډیزاین اصول چیک) پرمخ بوځي ترڅو دا معلومه کړي چې ایا نوې پروسه د ډیزاین نور کوم مقررات سرغړونه کوي او د دې موندلو لپاره چې د ډیزاین کوم اړخونه باید د ټولو غلطیو سمولو لپاره بدل شي.

محدودیتونه د ریاضيکي څرګندونو په ب inputه داخل کیدی شي ، پشمول د قسطونو ، مختلف آپریټرانو ، ویکتورونو ، او نورو ډیزاین محدودیتونو ، ډیزاینرانو ته د پیرامیټرائز شوي قاعدې پرمخ وړونکي سیسټم چمتو کول. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. د PCB وائرینګ ، د مسو ورق ساحې موقعیت ، او د ترتیب وسیلې د دې شرایطو لخوا رامینځته شوي خنډونه تعقیبوي ، او DRC تایید کوي چې ټوله ډیزاین د دې محدودیتونو سره مطابقت لري ، پشمول د لاین چوکۍ ، فاصله ، او د ځای اړتیاوې لکه ساحه او د قد محدودیتونه.

درجه بندي مدیریت

د پیرامیټر شوي محدودیتونو یوه له اصلي ګټو څخه دا دي چې دوی درجه بندي کیدی شي. د مثال په توګه ، د نړیوال لاین چوکۍ قاعده په بشپړ ډیزاین کې د ډیزاین محدودیت په توګه کارول کیدی شي. البته ، ځینې سیمې یا نوډونه نشي کولی دا اصول کاپي کړي ، نو د لوړې کچې محدودیت له پامه غورځول کیدی شي او په درجه بندي ډیزاین کې د ټیټ کچې محدودیت منل کیدی شي. د پیرامیټریک کنسټراینټ سولور ، د ACCEL ټیکنالوژیو څخه د محدودیت مدیر ، ته په مجموع کې 7 درجې ورکړل شوي:

1. د ټولو شیانو لپاره محدودیتونه ډیزاین کړئ کوم چې نور محدودیتونه نلري.

2. د درجه بندۍ محدودیتونه ، په یوه ټاکلي کچه شیانو باندې پلي کیږي.

3. د نوډ ډول محدودیت د یو ځانګړي ډول ټولو نوډونو باندې پلي کیږي.

4. Node constraint: applies to a node.

Inter- د ټولګیو محدودیت: د دوه ټولګیو نوډونو ترمینځ خنډ په ګوته کوي.

6. Spatial constraint, applied to all devices in a space.

7. د وسیلې محدودیتونه ، په یوه وسیله پلي کیږي.

سافټویر د انفرادي وسیلو څخه د ډیزاین ټول مقرراتو ته د ډیزاین مختلف خنډونه تعقیبوي ، او د ګرافیک له لارې ډیزاین کې د دې مقرراتو غوښتنلیک ترتیب ښیې.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). دلته یو مثال دی چې څنګه د پیرامیټر شوي محدودیتونه د خنډ کنټرول لپاره د ډیزاین مقرراتو په توګه کارول کیدی شي. لکه څنګه چې پورته یادونه وشوه ، معاوضه د ډایالټریک ثابت فعالیت دی ، نږدې کرښې پرت ته فاصله ، د مسو تار پراخه او لوړوالی. لدې چې د ډیزاین لخوا اړین خنډ ټاکل شوی ، دا څلور پیرامیټرې په خپلواکه توګه د اړونده متغیر په توګه اخیستل کیدی شي ترڅو د معاوضې فورمول له سره ولیکي. په ډیری قضیو کې ، ډیزاینران کولی شي یوازې د لاین عرض کنټرول کړي.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. که چیرې فورمول د تنظیمي محدودیت او د تولید پروسې پیرامیټرو په توګه د ډیزاین کچې محدودیت په توګه تعریف شوی وي ، سافټویر به په اوتومات ډول د کرښې عرض تنظیم کړي کله چې ډیزاین شوې لاین پرت بدلیږي. په ورته ډول ، که چیرې ډیزاین شوی سرکټ بورډ په مختلف پروسه کې تولید شي او د مسو ورق لوړوالی بدل شي ، د ډیزاین کچې اړوند مقررات د مسو ورق لوړوالي پیرامیټونو بدلولو سره په اوتومات ډول له سره حساب کیدی شي.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).د دواړه پیرامیټر خنډونو او ډیزاین قواعدو چیک کولو څرګند ګټه دا ده چې د پیرامیټر شوي چلند پورټ ایبل دی او څارل کیږي کله چې د ډیزاین بدلونونه پیښیږي. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

د کشف زاویه معمولا د ټول بورډ لپاره ثابت وي ، نو دا د ډیزاین کچې کې تعریف کیدی شي. کله چې په مختلف ماشین کې چیک کول ، ټوله ډیزاین په ساده ډول د ډیزاین کچې کې نوي ارزښتونو دننه کولو سره تازه کیدی شي. وروسته لدې چې د نوي ماشین فعالیت پیرامیټرو ته ننوتل ، ډیزاینر کولی شي پوه شي چې ایا ډیزاین د DRC په چلولو سره د امکان وړ دی ترڅو وګوري چې ایا د وسیلې واټن د نوي واټن ارزښت سره مخالفت کوي ، کوم چې د تحلیل کولو ، سمولو او بیا سخت حساب کولو په پرتله خورا اسانه دی. د نوي واټن اړتیاو ته.

د PCB ډیزاین محدودولو لپاره څه کارول کیدی شي؟

3 بېلګه: د برخې ترتیب ،د ډیزاین شیانو او خنډونو تنظیم کولو سربیره ، د ډیزاین مقررات د برخې ترتیب لپاره هم کارول کیدی شي ، دا دا دی چې کشف کولی شي وسایل چیرې ځای په ځای کړي پرته لدې چې د محدودیتونو پراساس د غلطیو لامل شي. په 1 شکل کې روښانه شوی د فزیکي محدودیتونو پوره کول دي (لکه وقفه او د پلیټ فاصله او وسیله څنډه) د وسایطو ځای ساحه ، د 2 شکل د بریښنا محدودو وسیلو ځای پرځای کولو ساحو پوره کول دي ، لکه د اعظمي لاین اوږدوالی ، 3 شکل یوازې ښیې د ځای محدودیت ساحه ، په نهایت کې ، 4 شکل د عکس لومړۍ درې برخو تقاطع دی ، دا د ساحې اغیزمن ترتیب دی ، Devices placed in this region can satisfy all constraints.

د PCB ډیزاین محدودولو لپاره څه کارول کیدی شي

په حقیقت کې ، په ماډلر ډول د خنډونو رامینځته کول کولی شي د دوی ساتنه او د بیا کارونې وړتیا خورا ښه کړي. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

د PCB ډیزاین محدودولو لپاره څه کارول کیدی شي

د ډیزاین بیا کارول او اسناد

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. د محدودیت سندونه د بریښنایی فعالیت قواعد مستند کوي چې د ډیزاین پروسې په جریان کې باید تعقیب شي او نورو ته د دې فرصت چمتو کړي چې د ډیزاینر ارادې درک کړي ترڅو دا مقررات په اسانۍ سره نوي تولیدي پروسو کې پلي شي یا د بریښنایی فعالیت اړتیاو سره سم بدل شي. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

د پیرامیټر محدودیت ایډیټر د څو اړخیزو محدودیتونو لاندې د PCB ترتیب او روټینګ اسانه کوي ، او د لومړي ځل لپاره د اتوماتیک روټینګ سافټویر او ډیزاین قواعدو ته وړتیا ورکوي په بشپړ ډول د پیچلي بریښنایی او پروسې اړتیاو پروړاندې وڅیړل شي ، د دې پرځای چې یوازې په تجربې یا ساده ډیزاین قواعدو تکیه وکړي. لږ استعمال. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.