De tanimmende kompleksiteit fan PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. De bewurker foar parameterbeperking kodifiseart dizze parameters yn formules om ûntwerpers te helpen better omgean mei dizze soms tsjinstridige parameters tidens ûntwerp en produksje.

Yn ‘e ôfrûne jierren binne PCB -yndieling en routingeasken komplekser wurden, en it oantal transistors yn yntegreare sirkwizen is tanommen lykas foarsein troch Moore’s Law, wêrtroch apparaten rapper wurde en elke puls koarter lâns de opkomsttiid, lykas it oantal pinnen ferheegje – faaks 500 oant 2,000. Dit alles soarget foar problemen mei tichtens, klok en oerspraak by it ûntwerpen fan in PCB.

In pear jier lyn hie de measte PCBS mar in hânfol “krityske” knooppunten (Nets), typysk definieare as beheiningen op impedânsje, lingte, en klaring. PCB-ûntwerpers soene dizze rûtes manuell routearje en dan software brûke om grutskalige routing fan it heule circuit te automatisearjen. De hjoeddeistige PCBS hat faaks 5,000 of mear knooppunten, wêrfan mear dan 50% kritysk binne. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

Guon fan dizze problemen soene makliker wêze om op te lossen as boards grutter wiene, mar de trend is yn ‘e tsjinoerstelde rjochting. Fanwegen de easken fan ferbining fertraging en pakket mei hege tichtheid, wurdt it circuitboard lytser en lytser, sadat circuitûntwerp mei hege tichtheid ferskynt, en regels foar miniaturisaasjedesign moatte wurde folge. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

Fêste beheiningen dy’t besteane

De tradisjonele oanpak foar dizze problemen is it oersetten fan elektryske en proseseasken yn fêste beheiningsparameters troch ûnderfining, standertwearden, nûmertabellen, as rekkenmetoaden. Bygelyks, in yngenieur dy’t in sirkwy ûntwerpt, kin earst in beoardielde impedânsje bepale en dan in skatte rigelbreedte “skatte” om de winske impedânsje te berikken op basis fan ‘e definitive proseseasken, of in berekkeningstabel as rekenkundige programma brûke om te testen op ynterferinsje en dan te wurkjen út de lingte beheinings.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. It probleem mei dizze oanpak is dat empiryske gegevens in algemien prinsipe binne, en meastentiids binne se korrekt, mar soms wurkje se net of liede se ta ferkearde resultaten.

Litte wy it foarbyld brûke om impedânsje hjirboppe te bepalen om de flater te sjen dy’t dizze metoade kin feroarsaakje. Faktoaren relatearre oan impedânsje omfetsje de dielektrike eigenskippen fan it boerdmateriaal, de hichte fan ‘e koperfolie, de ôfstân tusken de lagen en de grûn/machtlaach, en de linebreedte. Sûnt de earste trije parameters yn ‘t algemien wurde bepaald troch it produksjeproses, brûke ûntwerpers gewoanlik linebreedte om impedânsje te kontrolearjen. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

Meastentiids wurde dizze problemen bleatlein yn ‘e faze fan’ e prototype -produksje, it algemiene is om it probleem út te finen fia de reparaasje of werynrjochting fan ‘e printplaat om it boerdûntwerp op te lossen. De kosten om dit te dwaan binne heech, en reparaasjes meitsje faaks ekstra problemen dy’t fierdere debugging fereaskje, en it ferlies fan ynkomsten troch fertrage tiid op ‘e merke grutter is dan de kosten fan debuggen.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

Wat kin wurde brûkt om PCB -ûntwerp te beheinen?

Oplossing: Parameterize beheiningen

Op it stuit besykje leveransiers fan ûntwerpsoftware dit probleem op te lossen troch parameters ta te foegjen oan beheiningen. It meast avansearre aspekt fan dizze oanpak is de mooglikheid om meganyske spesifikaasjes op te jaan dy’t ferskate ynterne elektryske skaaimerken folslein reflektearje. Sadree’t dizze binne opnaam yn it PCB -ûntwerp, kin de ûntwerpsoftware dizze ynformaasje brûke om it automatyske opmaak- en routing -ark te kontrolearjen.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. De ûntwerper kin dan DRC (Design Rule Check) útfiere om te bepalen as it nije proses alle oare ûntwerpregels skeelt en om út te finen hokker aspekten fan it ûntwerp moatte wurde feroare om alle flaters te ferbetterjen.

Beperkingen kinne wurde ynfierd yn ‘e foarm fan wiskundige útdrukkingen, ynklusyf konstanten, ferskate operators, fektoaren, en oare ûntwerpbeperkingen, wêrtroch ûntwerpers in parameterisearre regel-oandreaun systeem jouwe. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. PCB -bedrading, lokaasje fan koperfolie -gebiet, en layout -ark folgje de beheiningen genereare troch dizze omstannichheden, en DRC ferifieart dat it heule ûntwerp foldocht oan dizze beheiningen, ynklusyf line breedte, ôfstân, en romteeasken lykas gebiet- en hichtebeperkingen.

Hierarchysk behear

Ien fan ‘e wichtichste foardielen fan parameterisearre beheiningen is dat se kinne wurde beoardiele. Bygelyks, de globale line breedte regel kin wurde brûkt as ûntwerpbeperking yn it heule ûntwerp. Fansels kinne guon regio’s as knooppunten dit prinsipe net kopiearje, sadat de beheining op heger nivo kin wurde omjûn en de beheining op legere nivo yn it hierargyske ûntwerp kin wurde oannommen. Parametric Constraint Solver, In Constraint -bewurker fan ACCEL Technologies, krijt yn totaal 7 nivo’s:

1. Untwerpbeperkingen foar alle objekten dy’t gjin oare beheiningen hawwe.

2. Hiërargie -beheiningen, tapast op objekten op in bepaald nivo.

3. Knooppunttype beheining jildt foar alle knooppunten fan in bepaald type.

4. Node constraint: applies to a node.

5. Inter-class constraint: jout de beheining oan tusken knopen fan twa klassen.

6. Spatial constraint, applied to all devices in a space.

7. Apparaatbeperkingen, tapast op ien apparaat.

De software folget ferskate ûntwerpbeperkingen fan yndividuele apparaten oant de heule ûntwerpregels, en toant de oanfraachoarder fan dizze regels yn it ûntwerp troch middel fan grafyk.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). Hjir is in foarbyld fan hoe’t parameterisearre beheiningen kinne wurde brûkt as ûntwerpregels om impedânsje te kontrolearjen. Lykas hjirboppe neamd, is impedânsje in funksje fan dielektrike konstante, ôfstân nei de tichtste line laach, breedte en hichte fan koperdraad. Sûnt de impedânsje fereaske troch ûntwerp is bepaald, kinne dizze fjouwer parameters willekeurich wurde nommen as relevante fariabelen om de impedansformule te herskriuwen. Yn ‘e measte gefallen kinne ûntwerpers allinich rigelbreedte kontrolearje.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. As de formule wurdt definieare as in hiërargyske beheining en de parameters fan it produksjeproses as in beheining op ûntwerpnivo, sil de software de rigelbreedte automatysk oanpasse om te kompensearjen as de ûntworpen line-laach feroaret. Op deselde manier, as it ûntworpen circuitboard wurdt produsearre yn in oar proses en de koperfoliehichte wurdt feroare, kinne de oanbelangjende regels yn it ûntwerpnivo automatysk opnij wurde berekkene troch de parameters fan de koperfoliehichte te feroarjen.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).It foar de hân lizzende foardiel fan it brûken fan sawol parameterbeperkingen as kontrôle fan ûntwerpregels is dat de parameterisearre oanpak draachber is en wurdt kontroleare as feroarings yn ûntwerp foarkomme. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

De opspoaringshoek is normaal in konstante foar it heule boerd, sadat it kin wurde definieare op it ûntwerpnivo. As jo ​​kontrolearje op in oare masine, kin it heule ûntwerp gewoan wurde bywurke troch nije wearden yn te fieren op it ûntwerpenivo. Neidat de nije parameters foar masjineprestaasjes binne ynfierd, kin de ûntwerper witte oft it ûntwerp mooglik is troch gewoan de DRC út te fieren om te kontrolearjen oft de apparaatôfstân yn striid is mei de nije ôfstânwearde, wat folle makliker is dan analysearjen, korrizjearjen en dan hurde berekkeningen meitsje neffens nei de nije ôfstâneasken.

Wat kin wurde brûkt om PCB -ûntwerp te beheinen?

Foarbyld 3: Layout fan komponinten,Neist it organisearjen fan ûntwerpobjekten en beheiningen, kinne ûntwerpregels ek wurde brûkt foar yndieling fan komponinten, dat is, it kin detektearje wêr’t apparaten moatte wurde pleatst sûnder flaters te feroarsaakjen op basis fan beheiningen. Markearre yn figuer 1 is om te foldwaan oan fysike beheiningen (lykas ynterval en de râne fan ‘e plaatôfstân en apparaat) apparaten pleatse gebiet, figuer 2 hichtepunten is om te foldwaan oan’ e elektryske beheinde apparaat pleatsing gebieten, lykas maksimale line lingte, figuer 3 toant allinich it gebiet fan romtebeperking, úteinlik, figuer 4 is it krúspunt fan ‘e earste trije dielen fan’ e foto, dit is de effektive gebietyndieling, Devices placed in this region can satisfy all constraints.

Wat kin wurde brûkt om PCB -ûntwerp te beheinen?

Yn feite kin it generearjen fan beheiningen op modulêre manier har ûnderhâldberens en werbrûkberheid sterk ferbetterje. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

Wat kin wurde brûkt om PCB -ûntwerp te beheinen?

Untwerp opnij gebrûk en dokumintaasje

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. Beperkingsdokuminten dokumintearje de regels foar elektryske prestaasjes dy’t moatte wurde folge tidens it ûntwerpproses en jouwe in kâns foar oaren om de bedoelingen fan ‘e ûntwerper te begripen, sadat dizze regels maklik kinne wurde tapast op nije produksjeprosessen of feroare wurde neffens easken foar elektryske prestaasjes. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

De parameterbeperkingsredakteur fasilitearret PCB-yndieling en routing ûnder meardimensionale beheiningen, en makket foar it earst mooglik dat automatyske routingsoftware en ûntwerpregels folslein wurde kontroleare tsjin komplekse elektryske en proseseasken, ynstee fan gewoan te fertrouwen op ûnderfining of ienfâldige ûntwerpregels dy’t binne fan min gebrûk. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.