점점 복잡해지는 PCB 클록, 누화, 임피던스, 감지 및 제조 프로세스와 같은 설계 고려 사항으로 인해 설계자는 종종 많은 레이아웃, 검증 및 유지 관리 작업을 반복해야 합니다. 매개변수 제약 편집기는 이러한 매개변수를 공식으로 코드화하여 설계자가 설계 및 생산 중에 때때로 모순되는 매개변수를 더 잘 처리할 수 있도록 도와줍니다.

최근 몇 년 동안 PCB 레이아웃 및 라우팅 요구 사항이 더 복잡해졌으며 무어의 법칙에 의해 예측된 것처럼 집적 회로의 트랜지스터 수가 증가하여 상승 시간에 따라 장치가 더 빨라지고 각 펄스가 더 짧아지며 핀 수가 증가했습니다. — 종종 500에서 2,000입니다. 이 모든 것은 PCB를 설계할 때 밀도, 클록 및 누화 문제를 발생시킵니다.

몇 년 전만 해도 대부분의 PCBS에는 일반적으로 임피던스, 길이 및 여유 공간에 대한 제약으로 정의된 소수의 “중요” 노드(Nets)만 있었습니다. PCB 설계자는 이러한 경로를 수동으로 라우팅한 다음 소프트웨어를 사용하여 전체 회로의 대규모 라우팅을 자동화합니다. 오늘날의 PCBS에는 종종 5,000개 이상의 노드가 있으며 그 중 50% 이상이 중요합니다. 출시 시간 압박으로 인해 현재 수동 배선은 불가능합니다. 또한, 크리티컬 노드의 수가 증가했을 뿐만 아니라 각 노드에 대한 제약도 증가했습니다.

이러한 제약은 주로 상관 매개 변수 및 점점 더 복잡한 설계 요구 사항으로 인한 것입니다. 예를 들어 두 개의 선형 간격은 노드 전압 및 회로 기판 재료에 따라 달라질 수 있으며 관련 기능, 고속 및 저속 디지털 IC 상승 시간 감소 클럭 속도는 펄스가 더 빨라지고 더 짧은 시간을 설정하고 유지하기 위해 설계에 영향을 줄 수 있습니다. 또한, 고속 회로 설계의 전체 지연의 중요한 부분으로서, 인터커넥트 지연도 저속 설계에 있어서 매우 중요하다.

이러한 문제 중 일부는 보드가 더 크면 해결하기 쉬울 것이지만 추세는 반대입니다. 상호 연결 지연 및 고밀도 패키지의 요구 사항으로 인해 회로 기판이 점점 더 작아지고 있으므로 고밀도 회로 설계가 나타나고 소형화 설계 규칙을 따라야 합니다. 이러한 소형화된 설계 규칙과 결합된 감소된 상승 시간은 누화 잡음을 점점 더 두드러진 문제로 만들고 볼 그리드 어레이 및 기타 고밀도 패키지 자체가 누화, 스위칭 잡음 및 접지 바운스를 악화시킵니다.

존재하는 고정 구속조건

이러한 문제에 대한 전통적인 접근 방식은 전기 및 프로세스 요구 사항을 경험, 기본값, 숫자 테이블 또는 계산 방법을 통해 고정된 제약 매개변수로 변환하는 것입니다. 예를 들어, 회로를 설계하는 엔지니어는 먼저 정격 임피던스를 결정한 다음 정격 선폭을 “추정”하여 최종 프로세스 요구 사항에 따라 원하는 임피던스를 달성하거나 계산 테이블 또는 산술 프로그램을 사용하여 간섭을 테스트한 다음 작업할 수 있습니다. 길이 제약을 풉니다.

이 접근 방식은 일반적으로 PCB 설계자가 자동 ​​레이아웃 및 라우팅 도구로 설계할 때 이 데이터를 활용할 수 있도록 일련의 경험적 데이터를 기본 지침으로 설계해야 합니다. 이 접근 방식의 문제점은 경험적 데이터가 일반적인 원칙이며 대부분의 경우 정확하지만 때로는 작동하지 않거나 잘못된 결과를 초래한다는 것입니다.

위의 임피던스를 결정하는 예를 사용하여 이 방법으로 인해 발생할 수 있는 오류를 살펴보겠습니다. 임피던스와 관련된 요소에는 기판 재료의 유전 특성, 동박의 높이, 레이어와 접지/전원 레이어 사이의 거리, 선폭 등이 있습니다. 처음 세 가지 매개변수는 일반적으로 생산 공정에서 결정되기 때문에 설계자는 일반적으로 선폭을 사용하여 임피던스를 제어합니다. 각 라인 레이어에서 접지 또는 전원 레이어까지의 거리가 다르기 때문에 각 레이어에 동일한 경험적 데이터를 사용하는 것은 분명히 실수입니다. 이는 개발 중에 사용되는 제조 프로세스 또는 회로 기판 특성이 언제든지 변경될 수 있다는 사실로 인해 더욱 복잡해집니다.

대부분의 경우 이러한 문제는 프로토타입 생산 단계에서 노출되며, 일반적으로 기판 설계를 해결하기 위해 회로 기판 수리 또는 재설계를 통해 문제를 찾아내는 것입니다. 그렇게 하는 데 드는 비용이 높고 수정 작업으로 인해 추가 디버깅이 필요한 추가 문제가 발생하는 경우가 많으며 출시 시간 지연으로 인한 수익 손실이 디버깅 비용을 훨씬 초과합니다.거의 모든 전자 제품 제조업체는 이 문제에 직면해 있으며, 이는 궁극적으로 기존 PCB 설계 소프트웨어가 현재 전기 성능 요구 사항의 현실을 따라가지 못하는 것으로 귀결됩니다. 기계 설계에 대한 경험적 데이터만큼 간단하지 않습니다.

PCB 설계를 제한하는 데 사용할 수 있는 것은 무엇입니까?

솔루션: 제약 조건 매개변수화

현재 설계 소프트웨어 공급업체는 제약 조건에 매개변수를 추가하여 이 문제를 해결하려고 합니다. 이 접근 방식의 가장 발전된 측면은 다양한 내부 전기적 특성을 완전히 반영하는 기계적 사양을 지정할 수 있다는 것입니다. 일단 이것들이 PCB 설계에 통합되면 설계 소프트웨어는 이 정보를 사용하여 자동 레이아웃 및 라우팅 도구를 제어할 수 있습니다.

후속 생산 공정이 변경될 때 재설계할 필요가 없습니다. 설계자는 공정 특성 매개변수를 업데이트하기만 하면 관련 제약 조건이 자동으로 변경될 수 있습니다. 그런 다음 설계자는 DRC(Design Rule Check)를 실행하여 새 프로세스가 다른 설계 규칙을 위반하는지 확인하고 모든 오류를 수정하기 위해 변경해야 하는 설계 측면을 찾을 수 있습니다.

제약 조건은 상수, 다양한 연산자, 벡터 및 기타 설계 제약 조건을 포함하여 수학적 표현의 형태로 입력될 수 있어 디자이너에게 매개변수화된 규칙 기반 시스템을 제공합니다. 제약 조건을 룩업 테이블로 입력하여 PCB 또는 회로도의 설계 파일에 저장할 수도 있습니다. PCB 배선, 동박 영역 위치 및 레이아웃 도구는 이러한 조건에 의해 생성된 제약 조건을 따르고 DRC는 전체 설계가 라인 너비, 간격, 면적 및 높이 제한과 같은 공간 요구 사항을 포함하여 이러한 제약 조건을 준수하는지 확인합니다.

계층적 관리

매개변수화된 제약 조건의 주요 이점 중 하나는 등급이 매겨질 수 있다는 것입니다. 예를 들어, 전역 선 너비 규칙은 전체 디자인에서 디자인 제약으로 사용될 수 있습니다. 물론 일부 지역이나 노드는 이 원칙을 복사할 수 없으므로 상위 수준의 제약 조건을 무시하고 계층 구조 설계의 하위 수준 제약 조건을 채택할 수 있습니다. ACCEL Technologies의 Constraint Editor인 Parametric Constraint Solver에는 총 7개의 레벨이 제공됩니다.

1. 다른 제약이 없는 모든 객체에 대한 제약을 설계합니다.

2. 특정 수준의 개체에 적용되는 계층적 제약 조건.

3. 노드 유형 제약은 특정 유형의 모든 노드에 적용됩니다.

4. 노드 제약: 노드에 적용됩니다.

5. 클래스 간 제약: 두 클래스의 노드 간의 제약을 나타냅니다.

6. 공간 제약, 공간의 모든 장치에 적용됩니다.

7. 단일 장치에 적용되는 장치 제약.

소프트웨어는 개별 장치에서 전체 설계 규칙에 이르기까지 다양한 설계 제약을 따르고 이러한 규칙의 적용 순서를 그래픽을 통해 설계에 보여줍니다.

예 1: 선폭 = F(임피던스, 층 간격, 유전 상수, 구리 호일 높이). 다음은 임피던스를 제어하기 위한 설계 규칙으로 매개변수화된 제약 조건을 사용할 수 있는 방법의 예입니다. 위에서 언급했듯이 임피던스는 유전 상수, 가장 가까운 라인 레이어까지의 거리, 구리 와이어의 너비 및 높이의 함수입니다. 설계에 필요한 임피던스가 정해져 있으므로 이 XNUMX가지 파라미터를 관련 변수로 임의로 취하여 임피던스 공식을 다시 작성할 수 있습니다. 대부분의 경우 설계자는 선 너비만 제어할 수 있습니다.

이 때문에 선폭에 대한 제약은 임피던스, 유전상수, 가장 가까운 선층까지의 거리, 동박 높이의 함수이다. 공식이 계층적 제약 조건으로 정의되고 제조 프로세스 매개변수가 설계 수준 제약 조건으로 정의된 경우 소프트웨어는 디자인된 라인 레이어가 변경될 때 보정하기 위해 자동으로 라인 너비를 조정합니다. 유사하게, 설계된 회로 기판이 다른 공정에서 생산되고 동박 높이가 변경되는 경우, 동박 높이 매개변수를 변경하여 설계 수준의 관련 규칙을 자동으로 다시 계산할 수 있습니다.

예 2: 장치 간격 = 최대(기본 간격, F(장치 높이, 감지 각도)).매개변수 제약 조건과 설계 규칙 검사를 모두 사용하는 경우의 명백한 이점은 매개변수화된 접근 방식이 이식 가능하고 설계 변경이 발생할 때 모니터링된다는 것입니다. 이 예는 공정 특성 및 테스트 요구 사항에 따라 장치 간격을 결정하는 방법을 보여줍니다. 위의 공식은 장치 간격이 장치 높이와 감지 각도의 함수임을 보여줍니다.

감지 각도는 일반적으로 전체 기판에 대해 일정하므로 설계 수준에서 정의할 수 있습니다. 다른 기계에서 확인할 때 디자인 수준에서 새 값을 입력하기만 하면 전체 디자인을 업데이트할 수 있습니다. 새로운 기계 성능 매개변수를 입력한 후 설계자는 단순히 DRC를 실행하여 장치 간격이 새 간격 값과 충돌하는지 여부를 확인하여 설계가 가능한지 여부를 알 수 있습니다. 이는 분석, 수정 및 그에 따라 어려운 계산을 하는 것보다 훨씬 쉽습니다. 새로운 간격 요구 사항.

PCB 설계를 제한하는 데 사용할 수 있는 것은 무엇입니까?

예 3: 구성 요소 레이아웃,디자인 개체 및 제약 조건을 구성하는 것 외에도 디자인 규칙을 구성 요소 레이아웃에 사용할 수도 있습니다. 즉, 제약 조건에 따라 오류를 일으키지 않고 장치를 배치할 위치를 감지할 수 있습니다. 그림 1에서 강조 표시된 것은 물리적 제약(예: 플레이트 간격 및 장치의 가장자리)을 충족하는 것입니다. 그림 2는 최대 라인 길이와 같은 전기적 제약이 있는 장치 배치 영역을 충족하기 위한 것입니다. 그림 3은 공간 제약의 영역, 마지막으로 그림 4는 그림의 처음 세 부분의 교차점입니다. 이것이 유효 영역 레이아웃입니다. 이 영역에 배치된 장치는 모든 제약 조건을 충족할 수 있습니다.

PCB 설계를 제한하는 데 사용할 수 있는 것은 무엇입니까?

사실, 모듈 방식으로 제약 조건을 생성하면 유지 관리 가능성과 재사용성을 크게 향상시킬 수 있습니다. 이전 단계에서 다른 레이어의 제약 매개변수를 참조하여 새로운 표현식을 생성할 수 있습니다. 예를 들어 맨 위 레이어의 선 너비는 맨 위 레이어의 거리와 구리 와이어의 높이, 변수 Temp 및 디자인 수준의 Diel_Const. 디자인 규칙은 내림차순으로 표시되며 상위 수준 제약 조건을 변경하면 해당 제약 조건을 참조하는 모든 표현식에 즉시 영향을 미칩니다.

PCB 설계를 제한하는 데 사용할 수 있는 것은 무엇입니까?

디자인 재사용 및 문서화

파라메트릭 구속조건은 초기 설계 프로세스를 크게 개선할 수 있을 뿐만 아니라 엔지니어링 변경 및 설계의 재사용을 더욱 유용하게 할 수 있을 뿐만 아니라 설계자나 설계자의 마음뿐 아니라 설계, 시스템 및 문서의 일부로 구속조건을 사용할 수 있으므로 다른 프로젝트로 전환하면 천천히 잊어버릴 수 있습니다. 제약 문서는 설계 과정에서 따라야 하는 전기 성능 규칙을 문서화하고 다른 사람들이 설계자의 의도를 이해할 수 있는 기회를 제공하여 이러한 규칙을 새로운 제조 프로세스에 쉽게 적용하거나 전기 성능 요구 사항에 따라 변경할 수 있도록 합니다. 미래의 멀티플렉서는 또한 정확한 설계 규칙을 알고 어떻게 선폭을 얻었는지 추측할 필요 없이 새로운 프로세스 요구 사항을 입력하여 변경할 수 있습니다.

이 기사 결론

매개변수 제약 편집기는 다차원 제약 조건에서 PCB 레이아웃 및 라우팅을 용이하게 하며, 단순히 경험이나 단순한 설계 규칙에 의존하는 것이 아니라 복잡한 전기 및 프로세스 요구 사항에 대해 자동 라우팅 소프트웨어 및 설계 규칙을 완전히 검사할 수 있도록 합니다. 거의 사용하지 않습니다. 그 결과 프로토타입 디버깅을 줄이거나 없앨 수 있는 일회성 성공을 달성할 수 있는 디자인이 탄생했습니다.