Didėjantis sudėtingumas PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. Parametrų apribojimų redaktorius koduoja šiuos parametrus į formules, kad padėtų dizaineriams geriau susidoroti su šiais kartais prieštaringais parametrais projektavimo ir gamybos metu.

Pastaraisiais metais PCB išdėstymo ir maršrutizavimo reikalavimai tapo sudėtingesni, o tranzistorių skaičius integriniuose grandynuose padidėjo, kaip buvo numatyta Moore’o įstatyme, todėl prietaisai greičiau ir kiekvienas impulsas sutrumpėjo pakilimo metu, taip pat padidėjo kaiščių skaičius – dažnai nuo 500 iki 2,000 tūkst. Visa tai sukuria tankio, laikrodžio ir perėjimo problemų, kai kuriamas PCB.

Prieš kelerius metus dauguma PCBS turėjo tik keletą „kritinių“ mazgų (tinklų), kurie paprastai apibrėžiami kaip varžos, ilgio ir klirenso apribojimai. PCB dizaineriai rankiniu būdu nukreipia šiuos maršrutus ir tada naudoja programinę įrangą, kad automatizuotų didelio masto visos grandinės maršrutą. Šiandien PCBS dažnai turi 5,000 ar daugiau mazgų, iš kurių daugiau nei 50% yra kritiniai. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

Kai kurias iš šių problemų būtų lengviau išspręsti, jei lentos būtų didesnės, tačiau tendencija yra priešinga. Dėl sujungimo uždelsimo ir didelio tankio paketo reikalavimų, plokštė tampa vis mažesnė, todėl atsiranda didelio tankio grandinės konstrukcija ir turi būti laikomasi miniatiūrizavimo projektavimo taisyklių. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

Esami suvaržymai

Tradicinis požiūris į šias problemas yra paversti elektros ir proceso reikalavimus į fiksuotus apribojimų parametrus pagal patirtį, numatytas vertes, skaičių lenteles ar skaičiavimo metodus. Pavyzdžiui, inžinierius, projektuojantis grandinę, pirmiausia gali nustatyti vardinę varžą ir tada „įvertinti“ vardinę linijos plotį, kad pasiektų norimą varžą, remdamasis galutiniais proceso reikalavimais, arba gali naudoti skaičiavimo lentelę arba aritmetinę programą, kad patikrintų trukdžius ir tada dirbtų panaikinti ilgio apribojimus.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. Šio požiūrio problema yra ta, kad empiriniai duomenys yra bendras principas ir dažniausiai jie yra teisingi, tačiau kartais jie neveikia arba lemia neteisingus rezultatus.

Panaudokime aukščiau pateiktą varžos nustatymo pavyzdį, kad pamatytume klaidą, kurią gali sukelti šis metodas. Su varža susiję veiksniai apima plokštės medžiagos dielektrines savybes, vario folijos aukštį, atstumą tarp sluoksnių ir žemės/galios sluoksnio bei linijos plotį. Kadangi pirmuosius tris parametrus paprastai lemia gamybos procesas, dizaineriai paprastai naudoja linijos plotį, kad kontroliuotų varžą. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

Dažniausiai šios problemos bus atskleistos prototipo gamybos etape, paprastai reikia išsiaiškinti problemą per plokštės remontą arba pertvarkymą, kad būtų galima išspręsti plokštės dizainą. Tai kainuoja daug, o pataisymai dažnai sukuria papildomų problemų, kurias reikia toliau derinti, o prarastos pajamos dėl uždelsto laiko patekti į rinką gerokai viršija derinimo išlaidas.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

Ką galima naudoti norint apriboti PCB dizainą?

Sprendimas: suvaržykite parametrus

Šiuo metu projektavimo programinės įrangos pardavėjai bando išspręsti šią problemą, pridėdami prie apribojimų parametrus. Pažangiausias šio požiūrio aspektas yra galimybė nurodyti mechanines specifikacijas, kurios visiškai atspindi įvairias vidines elektros charakteristikas. Kai jie bus įtraukti į PCB dizainą, projektavimo programinė įranga gali naudoti šią informaciją, kad valdytų automatinį išdėstymą ir maršruto parinkimo įrankį.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. Tada dizaineris gali paleisti DRC (dizaino taisyklių patikrinimą), kad nustatytų, ar naujas procesas nepažeidžia kitų projektavimo taisyklių, ir išsiaiškinti, kokius dizaino aspektus reikia pakeisti, kad būtų ištaisytos visos klaidos.

Apribojimai gali būti įvedami matematinių išraiškų pavidalu, įskaitant konstantas, įvairius operatorius, vektorius ir kitus projektavimo apribojimus, suteikiant dizaineriams parametruotą taisyklių valdomą sistemą. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. PCB laidai, vario folijos srities vieta ir išdėstymo įrankiai atitinka šių sąlygų suvaržymus, o KDR patikrina, ar visa konstrukcija atitinka šiuos apribojimus, įskaitant linijos plotį, tarpus ir erdvės reikalavimus, tokius kaip ploto ir aukščio apribojimai.

Hierarchinis valdymas

Vienas iš pagrindinių parametruotų apribojimų privalumų yra tas, kad juos galima įvertinti. Pavyzdžiui, visuotinės linijos pločio taisyklė gali būti naudojama kaip dizaino suvaržymas visame dizaine. Žinoma, kai kurie regionai ar mazgai negali kopijuoti šio principo, todėl galima apeiti aukštesnio lygio apribojimą ir priimti žemesnio lygio apribojimą hierarchinėje struktūroje. Parametriniam apribojimų sprendėjui, ACCEL Technologies apribojimų redaktoriui, iš viso suteikiami 7 lygiai:

1. Suprojektuokite apribojimus visiems objektams, kurie neturi kitų apribojimų.

2. Hierarchijos apribojimai, taikomi tam tikro lygio objektams.

3. Mazgo tipo apribojimas taikomas visiems tam tikro tipo mazgams.

4. Node constraint: applies to a node.

5. Tarp klasių apribojimas: nurodo apribojimą tarp dviejų klasių mazgų.

6. Spatial constraint, applied to all devices in a space.

7. Įrenginio apribojimai, taikomi vienam įrenginiui.

Programinė įranga atitinka įvairius projektavimo apribojimus nuo atskirų įrenginių iki visų projektavimo taisyklių ir grafiškai parodo šių taisyklių taikymo tvarką.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). Čia yra pavyzdys, kaip parametruoti apribojimai gali būti naudojami kaip projektavimo taisyklės varžai valdyti. Kaip minėta aukščiau, varža yra dielektrinės konstantos, atstumo iki artimiausio linijos sluoksnio, varinės vielos pločio ir aukščio funkcija. Kadangi nustatyta konstrukcijos reikalaujama varža, šiuos keturis parametrus galima savavališkai laikyti svarbiais kintamaisiais, kad būtų galima perrašyti varžos formulę. Daugeliu atvejų dizaineriai gali valdyti tik linijos plotį.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. Jei formulė apibrėžiama kaip hierarchinis apribojimas, o gamybos proceso parametrai-kaip dizaino lygio apribojimas, programinė įranga automatiškai sureguliuos linijos plotį, kad kompensuotų, kai pasikeičia suprojektuotas linijos sluoksnis. Panašiai, jei suprojektuota plokštė gaminama kitu būdu ir keičiamas vario folijos aukštis, atitinkamos projektavimo lygio taisyklės gali būti automatiškai perskaičiuotos keičiant vario folijos aukščio parametrus.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).Akivaizdus privalumas naudojant ir parametrų apribojimus, ir projektavimo taisyklių tikrinimą yra tas, kad parametrizuotas metodas yra nešiojamas ir stebimas, kai įvyksta konstrukcijos pakeitimų. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

Aptikimo kampas paprastai yra pastovus visai plokštei, todėl jį galima apibrėžti projektavimo lygiu. Tikrinant kitą mašiną, visą dizainą galima atnaujinti tiesiog įvedant naujas reikšmes dizaino lygiu. Įvedus naujus mašinos našumo parametrus, dizaineris gali sužinoti, ar dizainas yra įmanomas, tiesiog paleisdamas KDR, kad patikrintų, ar tarpai tarp įrenginių prieštarauja naujajai atstumo vertei, o tai yra daug lengviau nei analizuoti, taisyti ir tada atlikti sunkius skaičiavimus į naujus tarpų reikalavimus.

Ką galima naudoti norint apriboti PCB dizainą?

3 pavyzdys: komponentų išdėstymas,Be dizaino objektų ir apribojimų organizavimo, dizaino taisyklės taip pat gali būti naudojamos komponentų išdėstymui, tai yra, jis gali aptikti, kur dėti įrenginius, nesukeldamas klaidų pagal apribojimus. 1 paveiksle paryškinta, kad būtų patenkinti fiziniai apribojimai (pvz., Intervalas ir tarpas tarp plokščių ir įtaiso) įrenginių vieta, 2 paveiksle paryškinta, kad būtų laikomasi elektrinių apribotų prietaisų išdėstymo sričių, pvz., Didžiausias linijos ilgis, 3 paveiksle parodyta tik erdvės apribojimo sritis, galiausiai, 4 paveikslas yra pirmųjų trijų paveikslėlio dalių sankirta, tai yra efektyvus srities išdėstymas, Devices placed in this region can satisfy all constraints.

Ką galima naudoti norint apriboti PCB dizainą?

Tiesą sakant, apribojimų generavimas moduliniu būdu gali labai pagerinti jų priežiūrą ir pakartotinį naudojimą. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

Ką galima naudoti norint apriboti PCB dizainą?

Dizaino pakartotinis naudojimas ir dokumentacija

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. Apribojimų dokumentuose dokumentuojamos elektros eksploatacinių savybių taisyklės, kurių reikia laikytis projektavimo metu, ir suteikiama galimybė kitiems suprasti dizainerio ketinimus, kad šios taisyklės būtų lengvai pritaikomos naujiems gamybos procesams arba pakeistos pagal elektros eksploatacinių savybių reikalavimus. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

Parametrų apribojimų redaktorius palengvina PCB išdėstymą ir nukreipimą pagal daugialypius apribojimus ir pirmą kartą leidžia visiškai patikrinti automatinio maršruto parinkimo programinę įrangą ir projektavimo taisykles, ar jos atitinka sudėtingus elektros ir proceso reikalavimus, o ne tik remtis patirtimi ar paprastomis projektavimo taisyklėmis. mažai naudos. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.