Suurenev keerukus PCB design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. Parameetrite piirangute redigeerija kodeerib need parameetrid valemiteks, et aidata disaineritel nende mõnikord vastuoluliste parameetritega paremini toime tulla projekteerimise ja tootmise ajal.

Viimastel aastatel on trükkplaatide paigutuse ja marsruutimise nõuded muutunud keerukamaks ning integraallülituste transistoride arv on Moore’i seaduse kohaselt suurenenud, muutes seadmed kiiremaks ja iga impulsi lühemaks tõusuajal ning suurendades tihvtide arvu. – sageli 500 kuni 2,000. Kõik see tekitab trükkplaadi projekteerimisel tiheduse, kella ja läbilöögiprobleeme.

Mõni aasta tagasi oli enamikul PCBS -idel vaid käputäis „kriitilisi” sõlmi (Nets), mida tavaliselt määratleti kui takistusi, pikkust ja kliirensit. PCB disainerid suunavad need marsruudid käsitsi ja kasutavad seejärel tarkvara, et automatiseerida kogu vooluahela ulatuslikku marsruutimist. Tänapäeva PCBS -il on sageli 5,000 või enam sõlme, millest üle 50% on kriitilised. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

Mõnda neist probleemidest oleks lihtsam lahendada, kui lauad oleksid suuremad, kuid suundumus on vastupidine. Seosteühenduse viivituse ja suure tihedusega paketi nõuete tõttu muutub trükkplaat üha väiksemaks, seega ilmub suure tihedusega vooluahela disain ja tuleb järgida miniatuurseid projekteerimisreegleid. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

Olemasolevad piirangud

Traditsiooniline lähenemisviis nendele probleemidele on elektri- ja protsessinõuete teisendamine fikseeritud piirangute parameetriteks kogemuste, vaikeväärtuste, numbritabelite või arvutusmeetodite abil. Näiteks võib vooluahelat projekteeriv insener kõigepealt kindlaks määrata nimitakistuse ja seejärel „hinnata” liini nimilaiust, et saavutada soovitud takistus, lähtudes protsessi lõplikest nõuetest, või kasutada arvutustabelit või aritmeetikaprogrammi häirete testimiseks ja seejärel tööd tegema pikkusepiirangutest välja.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. Selle lähenemisviisi probleem on see, et empiirilised andmed on üldpõhimõte ja enamasti on need õiged, kuid mõnikord need ei tööta või viivad valede tulemusteni.

Kasutame ülaltoodud näidet impedantsi määramisest, et näha viga, mida see meetod võib põhjustada. Takistusega seotud tegurid hõlmavad plaadimaterjali dielektrilisi omadusi, vaskfooliumi kõrgust, kihtide ja maapinna/võimsuskihi vahelist kaugust ning joone laiust. Kuna kolm esimest parameetrit määravad üldiselt tootmisprotsess, määravad disainerid tavaliselt impedantsi juhtimiseks joone laiust. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

Enamasti ilmnevad need probleemid prototüübi tootmise etapis, üldine on probleem välja selgitada trükkplaadi parandamise või ümberkujundamise kaudu, et lahendada plaadi disain. Selle maksumus on kõrge ja parandused tekitavad sageli täiendavaid probleeme, mis nõuavad täiendavat silumist, ning turule viivitatud aja tõttu saamata jäänud tulu ületab tunduvalt silumise kulud.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

Mida saab kasutada PCB disaini piiramiseks?

Lahendus: parameetrite piirangud

Praegu püüavad projekteerimistarkvara müüjad seda probleemi lahendada, lisades piirangutele parameetreid. Selle lähenemisviisi kõige arenenum aspekt on võime määrata mehaanilisi spetsifikatsioone, mis kajastavad täielikult erinevaid sisemisi elektrilisi omadusi. Kui need on trükkplaatide kujundusse lisatud, saab projekteerimistarkvara seda teavet kasutada automaatse paigutuse ja marsruutimistööriista juhtimiseks.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. Seejärel saab disainer käivitada DRC (Design Rule Check), et teha kindlaks, kas uus protsess rikub muid disainieeskirju, ja selgitada välja, milliseid kujunduse aspekte tuleks kõigi vigade parandamiseks muuta.

Piiranguid saab sisestada matemaatiliste avaldiste kujul, sealhulgas konstandid, erinevad operaatorid, vektorid ja muud disainipiirangud, pakkudes disaineritele parameetritega reeglipõhist süsteemi. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. PCB juhtmestik, vaskfooliumi piirkonna asukoht ja paigutustööriistad järgivad nendest tingimustest tulenevaid piiranguid ning Kongo DV kontrollib, et kogu disain vastab nendele piirangutele, sealhulgas joone laiusele, vahekaugusele ja ruuminõuetele, nagu ala ja kõrguse piirangud.

Hierarhiline juhtimine

Üks peamisi parameetrite piirangute eeliseid on see, et neid saab liigitada. Näiteks globaalse joone laiuse reeglit saab kasutada kujunduse piiranguna kogu kujunduses. Loomulikult ei saa mõned piirkonnad või sõlmed seda põhimõtet kopeerida, seega saab kõrgema taseme piirangust mööda minna ja hierarhilise kujunduse madalama taseme piirangu vastu võtta. Parameetriliste piirangute lahendajale, ACCEL Technologiesi piirangute redaktorile, antakse kokku 7 taset:

1. Kavandage piirangud kõigile objektidele, millel pole muid piiranguid.

2. Hierarhia piirangud, mida rakendatakse objektidele teatud tasemel.

3. Sõlme tüübi piirang kehtib kõigi teatud tüüpi sõlmede kohta.

4. Node constraint: applies to a node.

5. Klassidevaheline piirang: näitab piirangut kahe klassi sõlmede vahel.

6. Spatial constraint, applied to all devices in a space.

7. Seadmepiirangud, rakendatud ühele seadmele.

Tarkvara järgib erinevaid projekteerimispiiranguid üksikutest seadmetest kuni kogu kujundusreegliteni ja näitab nende reeglite rakendamise järjekorda kujunduses graafika abil.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). Siin on näide sellest, kuidas parameetrilisi piiranguid saab kasutada impedantsi juhtimiseks projekteerimisreeglitena. Nagu eespool mainitud, on impedants dielektrilise konstandi, kauguse lähima joonkihini, vasktraadi laiuse ja kõrguse funktsioon. Kuna projekteerimisel nõutav takistus on kindlaks määratud, võib impedantsivalemi ümberkirjutamiseks neid nelja parameetrit meelevaldselt võtta asjakohaste muutujatena. Enamikul juhtudel saavad disainerid juhtida ainult joone laiust.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. Kui valem on määratletud hierarhilise piiranguna ja tootmisprotsessi parameetrid projekteerimistaseme piiranguna, kohandab tarkvara automaatselt rea laiust, et kompenseerida kavandatud joonekihi muutumist. Sarnaselt, kui kavandatud trükkplaat on toodetud erinevas protsessis ja muudetakse vaskfooliumi kõrgust, saab projekteerimistaseme asjakohaseid reegleid automaatselt ümber arvutada, muutes vaskfooliumi kõrguse parameetreid.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).Nii parameetrite piirangute kui ka projekteerimisreeglite kontrollimise ilmselge eelis on see, et parameetritega lähenemine on kaasaskantav ja seda jälgitakse disainimuudatuste korral. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

Tuvastamisnurk on tavaliselt kogu plaadi jaoks konstant, nii et seda saab määratleda projekteerimise tasandil. Teist masinat kontrollides saab kogu disaini värskendada, sisestades lihtsalt uued väärtused disaini tasandil. Pärast uute masina jõudlusparameetrite sisestamist saab disainer teada, kas disain on teostatav, käivitades lihtsalt Kongo DV, et kontrollida, kas seadme vahekaugused on vastuolus uue vaheväärtusega, mis on palju lihtsam kui analüüsida, parandada ja seejärel teha raskeid arvutusi uutele vahekaugusnõuetele.

Mida saab kasutada PCB disaini piiramiseks?

Näide 3: komponentide paigutus,Lisaks kujundusobjektide ja -piirangute korraldamisele saab disainieeskirju kasutada ka komponentide paigutamiseks, see tähendab, et see suudab tuvastada, kuhu seadmed paigutada, ilma piiranguteta vigu põhjustamata. Joonisel 1 on esile tõstetud füüsiliste piirangute (nt intervall ja plaatide vahekaugus ja seade) paigutusala, joonis 2 tõstab esile elektriliste piirangutega seadmete paigutusalasid, näiteks joonte maksimaalne pikkus, joonis 3 näitab ainult ruumipiirangu ala, lõpuks, joonis 4 on pildi kolme esimese osa ristumiskoht, see on ala efektiivne paigutus, Devices placed in this region can satisfy all constraints.

Mida saab kasutada PCB disaini piiramiseks?

Tegelikult võib piirangute genereerimine modulaarsel viisil oluliselt parandada nende hooldatavust ja korduvkasutatavust. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

Mida saab kasutada PCB disaini piiramiseks?

Kujunduse taaskasutamine ja dokumentatsioon

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. Piirangudokumendid dokumenteerivad projekteerimisprotsessis järgitavaid elektrilise jõudluse reegleid ja annavad teistele võimaluse mõista disaineri kavatsusi, et neid reegleid saaks hõlpsasti uutele tootmisprotsessidele rakendada või vastavalt elektrilise jõudluse nõuetele muuta. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

Parameetrite piirangute redaktor hõlbustab trükkplaatide paigutust ja marsruutimist mitmemõõtmeliste piirangute all ning võimaldab esmakordselt täielikult kontrollida automaatset marsruutimistarkvara ja projekteerimisreegleid keerukate elektri- ja protsessinõuete alusel, mitte ainult tugineda kogemustele või lihtsatele projekteerimisreeglitele. vähe kasu. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.