ਦੀ ਵਧਦੀ ਗੁੰਝਲਤਾ ਪੀਸੀਬੀ design considerations, such as clock, cross talk, impedance, detection, and manufacturing processes, often forces designers to repeat a lot of layout, verification, and maintenance work. ਪੈਰਾਮੀਟਰ ਸੰਜਮ ਸੰਪਾਦਕ ਇਨ੍ਹਾਂ ਮਾਪਦੰਡਾਂ ਨੂੰ ਫਾਰਮੂਲੇ ਵਿੱਚ ਸੰਸ਼ੋਧਿਤ ਕਰਦਾ ਹੈ ਤਾਂ ਜੋ ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਅਤੇ ਉਤਪਾਦਨ ਦੇ ਦੌਰਾਨ ਕਈ ਵਾਰ ਵਿਵਾਦਪੂਰਨ ਮਾਪਦੰਡਾਂ ਨਾਲ ਬਿਹਤਰ ਤਰੀਕੇ ਨਾਲ ਨਜਿੱਠਣ ਵਿੱਚ ਸਹਾਇਤਾ ਕੀਤੀ ਜਾ ਸਕੇ.

ਹਾਲ ਹੀ ਦੇ ਸਾਲਾਂ ਵਿੱਚ, ਪੀਸੀਬੀ ਲੇਆਉਟ ਅਤੇ ਰੂਟਿੰਗ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਹੋ ਗਈਆਂ ਹਨ, ਅਤੇ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟਾਂ ਵਿੱਚ ਟ੍ਰਾਂਜਿਸਟਰਾਂ ਦੀ ਸੰਖਿਆ ਵਿੱਚ ਵਾਧਾ ਹੋਇਆ ਹੈ ਜਿਵੇਂ ਕਿ ਮੂਰ ਦੇ ਕਾਨੂੰਨ ਦੁਆਰਾ ਭਵਿੱਖਬਾਣੀ ਕੀਤੀ ਗਈ ਹੈ, ਉਪਕਰਣਾਂ ਨੂੰ ਤੇਜ਼ ਬਣਾਉਂਦਾ ਹੈ ਅਤੇ ਹਰ ਪਲਸ ਵਧਣ ਦੇ ਸਮੇਂ ਦੇ ਨਾਲ ਛੋਟਾ ਹੁੰਦਾ ਹੈ, ਨਾਲ ਹੀ ਪਿੰਨ ਦੀ ਗਿਣਤੀ ਵਧਾਉਂਦਾ ਹੈ. – ਅਕਸਰ 500 ਤੋਂ 2,000. ਇਹ ਸਭ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਕਰਦੇ ਸਮੇਂ ਘਣਤਾ, ਘੜੀ ਅਤੇ ਕ੍ਰੌਸਟਾਲਕ ਸਮੱਸਿਆਵਾਂ ਪੈਦਾ ਕਰਦੇ ਹਨ.

ਕੁਝ ਸਾਲ ਪਹਿਲਾਂ, ਜ਼ਿਆਦਾਤਰ ਪੀਸੀਬੀਐਸ ਕੋਲ ਸਿਰਫ ਕੁਝ ਮੁੱਠੀ ਭਰ “ਨਾਜ਼ੁਕ” ਨੋਡ (ਨੈੱਟ) ਹੁੰਦੇ ਸਨ, ਜਿਨ੍ਹਾਂ ਨੂੰ ਆਮ ਤੌਰ ‘ਤੇ ਰੁਕਾਵਟ, ਲੰਬਾਈ ਅਤੇ ਕਲੀਅਰੈਂਸ’ ਤੇ ਪਾਬੰਦੀਆਂ ਵਜੋਂ ਪਰਿਭਾਸ਼ਤ ਕੀਤਾ ਜਾਂਦਾ ਸੀ. ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨਰ ਇਨ੍ਹਾਂ ਮਾਰਗਾਂ ਨੂੰ ਹੱਥੀਂ ਰੂਟ ਕਰਨਗੇ ਅਤੇ ਫਿਰ ਪੂਰੇ ਸਰਕਟ ਦੇ ਵੱਡੇ ਪੈਮਾਨੇ ਦੇ ਰੂਟਿੰਗ ਨੂੰ ਸਵੈਚਾਲਤ ਕਰਨ ਲਈ ਸੌਫਟਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕਰਨਗੇ. ਅੱਜ ਦੇ ਪੀਸੀਬੀਐਸ ਵਿੱਚ ਅਕਸਰ 5,000 ਜਾਂ ਵਧੇਰੇ ਨੋਡ ਹੁੰਦੇ ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ 50% ਤੋਂ ਵੱਧ ਨਾਜ਼ੁਕ ਹੁੰਦੇ ਹਨ. Due to the time to market pressure, manual wiring is not possible at this point. Moreover, not only has the number of critical nodes increased, but the constraints on each node have also increased.

These constraints are mainly due to the correlation parameters and design requirements of more and more complex, for example, the two linear interval may depend on an and node voltage and circuit board materials are related functions, digital IC rise time decreases of high speed and low clock speed can influence the design, due to pulse faster and to establish and maintain a shorter time, In addition, as an important part of the total delay of high-speed circuit design, interconnect delay is also very important for low-speed design.

ਇਨ੍ਹਾਂ ਵਿੱਚੋਂ ਕੁਝ ਸਮੱਸਿਆਵਾਂ ਨੂੰ ਹੱਲ ਕਰਨਾ ਅਸਾਨ ਹੋਵੇਗਾ ਜੇ ਬੋਰਡ ਵੱਡੇ ਹੁੰਦੇ, ਪਰ ਰੁਝਾਨ ਉਲਟ ਦਿਸ਼ਾ ਵਿੱਚ ਹੁੰਦਾ ਹੈ. ਇੰਟਰਕਨੈਕਟ ਦੇਰੀ ਅਤੇ ਉੱਚ ਘਣਤਾ ਵਾਲੇ ਪੈਕੇਜ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਦੇ ਕਾਰਨ, ਸਰਕਟ ਬੋਰਡ ਛੋਟਾ ਅਤੇ ਛੋਟਾ ਹੁੰਦਾ ਜਾ ਰਿਹਾ ਹੈ, ਇਸ ਲਈ ਉੱਚ ਘਣਤਾ ਵਾਲਾ ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ, ਅਤੇ ਮਿਨੀਅਟੁਰਾਈਜੇਸ਼ਨ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਪਾਲਣਾ ਕੀਤੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ. Reduced rise times combined with these miniaturized design rules make crosstalk noise an increasingly prominent problem, and ball grid arrays and other high-density packages themselves exacerbate crosstalk, switching noise, and ground bounce.

ਸਥਿਰ ਪਾਬੰਦੀਆਂ ਜੋ ਮੌਜੂਦ ਹਨ

ਇਹਨਾਂ ਸਮੱਸਿਆਵਾਂ ਲਈ ਰਵਾਇਤੀ ਪਹੁੰਚ ਅਨੁਭਵ, ਡਿਫੌਲਟ ਵੈਲਯੂਜ਼, ਨੰਬਰ ਟੇਬਲਸ, ਜਾਂ ਗਣਨਾ ਦੇ ਤਰੀਕਿਆਂ ਦੁਆਰਾ ਇਲੈਕਟ੍ਰੀਕਲ ਅਤੇ ਪ੍ਰਕਿਰਿਆ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਨਿਸ਼ਚਤ ਸੀਮਤ ਮਾਪਦੰਡਾਂ ਵਿੱਚ ਅਨੁਵਾਦ ਕਰਨਾ ਹੈ. ਉਦਾਹਰਣ ਦੇ ਲਈ, ਇੱਕ ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਕਰਨ ਵਾਲਾ ਇੱਕ ਇੰਜੀਨੀਅਰ ਪਹਿਲਾਂ ਦਰਜੇ ਦੀ ਰੁਕਾਵਟ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰ ਸਕਦਾ ਹੈ ਅਤੇ ਫਿਰ ਅੰਤਮ ਪ੍ਰਕਿਰਿਆ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਦੇ ਅਧਾਰ ਤੇ ਲੋੜੀਂਦੀ ਰੁਕਾਵਟ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਇੱਕ ਰੇਟਡ ਰੇਖਾ ਦੀ ਚੌੜਾਈ ਦਾ “ਅਨੁਮਾਨ” ਲਗਾ ਸਕਦਾ ਹੈ, ਜਾਂ ਦਖਲਅੰਦਾਜ਼ੀ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਇੱਕ ਗਣਨਾ ਸਾਰਣੀ ਜਾਂ ਅੰਕਗਣਿਤ ਪ੍ਰੋਗਰਾਮ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦਾ ਹੈ ਅਤੇ ਫਿਰ ਕੰਮ ਕਰ ਸਕਦਾ ਹੈ. ਲੰਬਾਈ ਦੀਆਂ ਕਮੀਆਂ ਨੂੰ ਬਾਹਰ ਕੱੋ.

This approach typically requires a set of empirical data to be designed as a basic guideline for PCB designers so that they can leverage this data when designing with automatic layout and routing tools. ਇਸ ਪਹੁੰਚ ਦੇ ਨਾਲ ਸਮੱਸਿਆ ਇਹ ਹੈ ਕਿ ਅਨੁਭਵੀ ਡੇਟਾ ਇੱਕ ਆਮ ਸਿਧਾਂਤ ਹੈ, ਅਤੇ ਜ਼ਿਆਦਾਤਰ ਸਮਾਂ ਉਹ ਸਹੀ ਹੁੰਦੇ ਹਨ, ਪਰ ਕਈ ਵਾਰ ਉਹ ਕੰਮ ਨਹੀਂ ਕਰਦੇ ਜਾਂ ਗਲਤ ਨਤੀਜਿਆਂ ਵੱਲ ਲੈ ਜਾਂਦੇ ਹਨ.

ਆਓ ਇਸ ਵਿਧੀ ਦੇ ਕਾਰਨ ਹੋਣ ਵਾਲੀ ਗਲਤੀ ਨੂੰ ਵੇਖਣ ਲਈ ਉਪਰੋਕਤ ਰੁਕਾਵਟ ਨਿਰਧਾਰਤ ਕਰਨ ਦੀ ਉਦਾਹਰਣ ਦੀ ਵਰਤੋਂ ਕਰੀਏ. ਰੁਕਾਵਟ ਨਾਲ ਸੰਬੰਧਤ ਕਾਰਕਾਂ ਵਿੱਚ ਬੋਰਡ ਸਮਗਰੀ ਦੀ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ, ਤਾਂਬੇ ਦੇ ਫੁਆਇਲ ਦੀ ਉਚਾਈ, ਪਰਤਾਂ ਅਤੇ ਜ਼ਮੀਨ/ਪਾਵਰ ਪਰਤ ਦੇ ਵਿਚਕਾਰ ਦੀ ਦੂਰੀ ਅਤੇ ਲਾਈਨ ਦੀ ਚੌੜਾਈ ਸ਼ਾਮਲ ਹਨ. ਕਿਉਂਕਿ ਪਹਿਲੇ ਤਿੰਨ ਮਾਪਦੰਡ ਆਮ ਤੌਰ ਤੇ ਉਤਪਾਦਨ ਪ੍ਰਕਿਰਿਆ ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਡਿਜ਼ਾਈਨਰ ਆਮ ਤੌਰ ‘ਤੇ ਰੁਕਾਵਟ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ ਲਾਈਨ ਚੌੜਾਈ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ. Since the distance from each line layer to the ground or power layer is different, it is clearly a mistake to use the same empirical data for each layer. This is compounded by the fact that the manufacturing process or circuit board characteristics used during development can change at any time.

ਬਹੁਤੀ ਵਾਰ ਇਹ ਸਮੱਸਿਆਵਾਂ ਪ੍ਰੋਟੋਟਾਈਪ ਉਤਪਾਦਨ ਦੇ ਪੜਾਅ ਵਿੱਚ ਪ੍ਰਗਟ ਕੀਤੀਆਂ ਜਾਣਗੀਆਂ, ਆਮ ਤੌਰ ਤੇ ਸਰਕਟ ਬੋਰਡ ਦੀ ਮੁਰੰਮਤ ਜਾਂ ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਨੂੰ ਸੁਲਝਾਉਣ ਲਈ ਮੁੜ ਡਿਜ਼ਾਈਨ ਦੁਆਰਾ ਸਮੱਸਿਆ ਦਾ ਪਤਾ ਲਗਾਉਣਾ ਹੁੰਦਾ ਹੈ. ਅਜਿਹਾ ਕਰਨ ਦੀ ਲਾਗਤ ਬਹੁਤ ਜ਼ਿਆਦਾ ਹੈ, ਅਤੇ ਫਿਕਸ ਅਕਸਰ ਅਤਿਰਿਕਤ ਸਮੱਸਿਆਵਾਂ ਪੈਦਾ ਕਰਦੇ ਹਨ ਜਿਨ੍ਹਾਂ ਲਈ ਅੱਗੇ ਡੀਬੱਗਿੰਗ ਦੀ ਜ਼ਰੂਰਤ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਮਾਰਕੀਟ ਵਿੱਚ ਦੇਰੀ ਨਾਲ ਆਉਣ ਦੇ ਕਾਰਨ ਆਮਦਨੀ ਦਾ ਨੁਕਸਾਨ ਡੀਬੱਗਿੰਗ ਦੀ ਲਾਗਤ ਤੋਂ ਕਿਤੇ ਵੱਧ ਹੈ.Almost every electronics manufacturer faces this problem, which ultimately boils down to the inability of traditional PCB design software to keep up with the realities of current electrical performance requirements. It is not as simple as empirical data on mechanical design.

ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਨੂੰ ਰੋਕਣ ਲਈ ਕੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ?

ਹੱਲ: ਰੁਕਾਵਟਾਂ ਨੂੰ ਮਾਪੋ

ਵਰਤਮਾਨ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਸੌਫਟਵੇਅਰ ਵਿਕਰੇਤਾ ਰੁਕਾਵਟਾਂ ਵਿੱਚ ਮਾਪਦੰਡ ਜੋੜ ਕੇ ਇਸ ਸਮੱਸਿਆ ਨੂੰ ਹੱਲ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰਦੇ ਹਨ. ਇਸ ਪਹੁੰਚ ਦਾ ਸਭ ਤੋਂ ਉੱਨਤ ਪਹਿਲੂ ਮਕੈਨੀਕਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਦੀ ਯੋਗਤਾ ਹੈ ਜੋ ਵੱਖੋ ਵੱਖਰੀਆਂ ਅੰਦਰੂਨੀ ਬਿਜਲੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਦਰਸਾਉਂਦਾ ਹੈ. ਇੱਕ ਵਾਰ ਜਦੋਂ ਇਹ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸ਼ਾਮਲ ਹੋ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਡਿਜ਼ਾਈਨ ਸੌਫਟਵੇਅਰ ਇਸ ਜਾਣਕਾਰੀ ਦੀ ਵਰਤੋਂ ਆਟੋਮੈਟਿਕ ਲੇਆਉਟ ਅਤੇ ਰੂਟਿੰਗ ਟੂਲ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ ਕਰ ਸਕਦਾ ਹੈ.

When the subsequent production process changes, there is no need to redesign. The designers simply update the process characteristic parameters, and the relevant constraints can be changed automatically. ਡਿਜ਼ਾਈਨਰ ਫਿਰ ਇਹ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਡੀਆਰਸੀ (ਡਿਜ਼ਾਈਨ ਨਿਯਮ ਚੈੱਕ) ਚਲਾ ਸਕਦਾ ਹੈ ਕਿ ਨਵੀਂ ਪ੍ਰਕਿਰਿਆ ਕਿਸੇ ਹੋਰ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਉਲੰਘਣਾ ਕਰਦੀ ਹੈ ਅਤੇ ਇਹ ਪਤਾ ਲਗਾਉਣ ਲਈ ਕਿ ਡਿਜ਼ਾਈਨ ਦੇ ਕਿਹੜੇ ਪਹਿਲੂਆਂ ਨੂੰ ਬਦਲਣਾ ਚਾਹੀਦਾ ਹੈ ਤਾਂ ਜੋ ਸਾਰੀਆਂ ਗਲਤੀਆਂ ਨੂੰ ਠੀਕ ਕੀਤਾ ਜਾ ਸਕੇ.

ਸੀਮਾਵਾਂ ਗਣਿਤ ਦੇ ਪ੍ਰਗਟਾਵਿਆਂ ਦੇ ਰੂਪ ਵਿੱਚ ਇਨਪੁਟ ਹੋ ਸਕਦੀਆਂ ਹਨ, ਜਿਸ ਵਿੱਚ ਸਥਿਰ, ਵੱਖੋ ਵੱਖਰੇ ਆਪਰੇਟਰ, ਵੈਕਟਰ ਅਤੇ ਹੋਰ ਡਿਜ਼ਾਈਨ ਰੁਕਾਵਟਾਂ ਸ਼ਾਮਲ ਹਨ, ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਪੈਰਾਮੀਟਰਾਈਜ਼ਡ ਨਿਯਮ-ਅਧਾਰਤ ਪ੍ਰਣਾਲੀ ਪ੍ਰਦਾਨ ਕਰਦੀਆਂ ਹਨ. Constraints can even be entered as look-up tables, stored in a design file on a PCB or schematic. ਪੀਸੀਬੀ ਵਾਇਰਿੰਗ, ਤਾਂਬੇ ਦੇ ਫੁਆਇਲ ਏਰੀਆ ਦੀ ਸਥਿਤੀ, ਅਤੇ ਲੇਆਉਟ ਟੂਲਸ ਇਹਨਾਂ ਸਥਿਤੀਆਂ ਦੁਆਰਾ ਪੈਦਾ ਹੋਈਆਂ ਰੁਕਾਵਟਾਂ ਦੀ ਪਾਲਣਾ ਕਰਦੇ ਹਨ, ਅਤੇ ਡੀਆਰਸੀ ਇਹ ਤਸਦੀਕ ਕਰਦਾ ਹੈ ਕਿ ਸਾਰਾ ਡਿਜ਼ਾਈਨ ਇਨ੍ਹਾਂ ਰੁਕਾਵਟਾਂ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਲਾਈਨ ਚੌੜਾਈ, ਵਿੱਥ ਅਤੇ ਸਪੇਸ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਜਿਵੇਂ ਕਿ ਖੇਤਰ ਅਤੇ ਉਚਾਈ ਦੀਆਂ ਪਾਬੰਦੀਆਂ ਸ਼ਾਮਲ ਹਨ.

ਲੜੀਵਾਰ ਪ੍ਰਬੰਧਨ

ਪੈਰਾਮੀਟਰਾਈਜ਼ਡ ਪਾਬੰਦੀਆਂ ਦੇ ਮੁੱਖ ਲਾਭਾਂ ਵਿੱਚੋਂ ਇੱਕ ਇਹ ਹੈ ਕਿ ਉਹਨਾਂ ਨੂੰ ਗ੍ਰੇਡ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ. ਉਦਾਹਰਣ ਦੇ ਲਈ, ਗਲੋਬਲ ਲਾਈਨ ਚੌੜਾਈ ਦੇ ਨਿਯਮ ਨੂੰ ਪੂਰੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਅੜਿੱਕੇ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਬੇਸ਼ੱਕ, ਕੁਝ ਖੇਤਰ ਜਾਂ ਨੋਡ ਇਸ ਸਿਧਾਂਤ ਦੀ ਨਕਲ ਨਹੀਂ ਕਰ ਸਕਦੇ, ਇਸ ਲਈ ਉੱਚ ਪੱਧਰੀ ਰੁਕਾਵਟ ਨੂੰ ਪਾਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਹੇਠਲੇ ਪੱਧਰ ਦੀ ਰੁਕਾਵਟ ਨੂੰ ਲੜੀਵਾਰ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਅਪਣਾਇਆ ਜਾ ਸਕਦਾ ਹੈ. ਪੈਰਾਮੀਟ੍ਰਿਕ ਕੰਸਟ੍ਰੈਂਟ ਸੌਲਵਰ, ਏਸੀਸੀਈਐਲ ਟੈਕਨਾਲੌਜੀਜ਼ ਦੇ ਇੱਕ ਨਿਯੰਤਰਣ ਸੰਪਾਦਕ, ਨੂੰ ਕੁੱਲ 7 ਪੱਧਰ ਦਿੱਤੇ ਗਏ ਹਨ:

1. ਉਨ੍ਹਾਂ ਸਾਰੀਆਂ ਵਸਤੂਆਂ ਲਈ ਡਿਜ਼ਾਈਨ ਦੀਆਂ ਸੀਮਾਵਾਂ ਜਿਨ੍ਹਾਂ ਦੀ ਕੋਈ ਹੋਰ ਰੁਕਾਵਟ ਨਹੀਂ ਹੈ.

2. ਲੜੀਵਾਰ ਰੁਕਾਵਟਾਂ, ਇੱਕ ਖਾਸ ਪੱਧਰ ਤੇ ਵਸਤੂਆਂ ਤੇ ਲਾਗੂ ਹੁੰਦੀਆਂ ਹਨ.

3. ਨੋਡ ਕਿਸਮ ਦੀ ਪਾਬੰਦੀ ਇੱਕ ਖਾਸ ਕਿਸਮ ਦੇ ਸਾਰੇ ਨੋਡਸ ਤੇ ਲਾਗੂ ਹੁੰਦੀ ਹੈ.

4. Node constraint: applies to a node.

5. ਅੰਤਰ-ਸ਼੍ਰੇਣੀ ਦੀ ਰੁਕਾਵਟ: ਦੋ ਕਲਾਸਾਂ ਦੇ ਨੋਡਾਂ ਦੇ ਵਿੱਚ ਪਾਬੰਦੀ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ.

6. Spatial constraint, applied to all devices in a space.

7. ਡਿਵਾਈਸ ਦੀਆਂ ਕਮੀਆਂ, ਇੱਕ ਸਿੰਗਲ ਡਿਵਾਈਸ ਤੇ ਲਾਗੂ.

ਸੌਫਟਵੇਅਰ ਵਿਅਕਤੀਗਤ ਉਪਕਰਣਾਂ ਤੋਂ ਲੈ ਕੇ ਸਮੁੱਚੇ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਤੱਕ ਡਿਜ਼ਾਈਨ ਦੀਆਂ ਵੱਖੋ ਵੱਖਰੀਆਂ ਰੁਕਾਵਟਾਂ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ, ਅਤੇ ਗ੍ਰਾਫਿਕਸ ਦੁਆਰਾ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਇਨ੍ਹਾਂ ਨਿਯਮਾਂ ਦੇ ਉਪਯੋਗ ਕ੍ਰਮ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ.

Example 1: Line width = F (impedance, layer spacing, dielectric constant, copper foil height). ਇੱਥੇ ਇੱਕ ਉਦਾਹਰਣ ਦਿੱਤੀ ਗਈ ਹੈ ਕਿ ਕਿਵੇਂ ਪੈਰਾਮੀਟਰਾਈਜ਼ਡ ਰੁਕਾਵਟਾਂ ਨੂੰ ਰੁਕਾਵਟ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਲਈ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਜਿਵੇਂ ਕਿ ਉੱਪਰ ਦੱਸਿਆ ਗਿਆ ਹੈ, ਇਮਪੈਡੈਂਸ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਥਿਰਤਾ ਦਾ ਕਾਰਜ ਹੈ, ਨੇੜਲੀ ਲਾਈਨ ਪਰਤ ਦੀ ਦੂਰੀ, ਤਾਂਬੇ ਦੇ ਤਾਰ ਦੀ ਚੌੜਾਈ ਅਤੇ ਉਚਾਈ. ਕਿਉਂਕਿ ਡਿਜ਼ਾਈਨ ਦੁਆਰਾ ਲੋੜੀਂਦੀ ਰੁਕਾਵਟ ਨਿਰਧਾਰਤ ਕੀਤੀ ਗਈ ਹੈ, ਇਹਨਾਂ ਚਾਰ ਮਾਪਦੰਡਾਂ ਨੂੰ ਮਨਮਾਨੇ relevantੰਗ ਨਾਲ ਪ੍ਰਤੀਬਿੰਬ ਫਾਰਮੂਲੇ ਨੂੰ ਮੁੜ ਲਿਖਣ ਲਈ ਸੰਬੰਧਤ ਵੇਰੀਏਬਲ ਵਜੋਂ ਲਿਆ ਜਾ ਸਕਦਾ ਹੈ. ਜ਼ਿਆਦਾਤਰ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਡਿਜ਼ਾਈਨਰ ਸਿਰਫ ਲਾਈਨ ਦੀ ਚੌੜਾਈ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰ ਸਕਦੇ ਹਨ.

Because of this, the constraints on line width are functions of impedance, dielectric constant, distance to the nearest line layer, and height of the copper foil. ਜੇ ਫਾਰਮੂਲਾ ਨੂੰ ਇੱਕ ਲੜੀਵਾਰ ਰੁਕਾਵਟ ਅਤੇ ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆ ਦੇ ਮਾਪਦੰਡਾਂ ਨੂੰ ਡਿਜ਼ਾਈਨ-ਪੱਧਰ ਦੀ ਰੁਕਾਵਟ ਵਜੋਂ ਪਰਿਭਾਸ਼ਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਸੌਫਟਵੇਅਰ ਆਪਣੇ ਆਪ ਲਾਈਨ ਦੀ ਚੌੜਾਈ ਨੂੰ ਮੁਆਵਜ਼ਾ ਦੇਣ ਲਈ ਵਿਵਸਥਿਤ ਕਰੇਗਾ ਜਦੋਂ ਡਿਜ਼ਾਈਨ ਕੀਤੀ ਗਈ ਲਾਈਨ ਪਰਤ ਬਦਲ ਜਾਂਦੀ ਹੈ. ਇਸੇ ਤਰ੍ਹਾਂ, ਜੇ ਡਿਜ਼ਾਈਨ ਕੀਤਾ ਸਰਕਟ ਬੋਰਡ ਇੱਕ ਵੱਖਰੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਤਿਆਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਤਾਂਬੇ ਦੇ ਫੁਆਇਲ ਦੀ ਉਚਾਈ ਨੂੰ ਬਦਲਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਡਿਜ਼ਾਇਨ ਪੱਧਰ ਦੇ ਸੰਬੰਧਤ ਨਿਯਮਾਂ ਨੂੰ ਤਾਂਬੇ ਦੇ ਫੁਆਇਲ ਦੀ ਉਚਾਈ ਦੇ ਮਾਪਦੰਡਾਂ ਨੂੰ ਬਦਲ ਕੇ ਆਪਣੇ ਆਪ ਦੁਬਾਰਾ ਗਿਣਿਆ ਜਾ ਸਕਦਾ ਹੈ.

Example 2: Device interval = Max (default interval, F (device height, detection Angle).ਪੈਰਾਮੀਟਰ ਦੀਆਂ ਸੀਮਾਵਾਂ ਅਤੇ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਦੀ ਜਾਂਚ ਦੋਵਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦਾ ਸਪੱਸ਼ਟ ਲਾਭ ਇਹ ਹੈ ਕਿ ਜਦੋਂ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਹੁੰਦੀਆਂ ਹਨ ਤਾਂ ਪੈਰਾਮੀਟਰਾਈਜ਼ਡ ਪਹੁੰਚ ਪੋਰਟੇਬਲ ਹੁੰਦੀ ਹੈ ਅਤੇ ਨਿਗਰਾਨੀ ਕੀਤੀ ਜਾਂਦੀ ਹੈ. This example shows how device spacing can be determined by process characteristics and test requirements. The formula above shows that device spacing is a function of device height and detection Angle.

ਖੋਜ ਕੋਣ ਆਮ ਤੌਰ ‘ਤੇ ਪੂਰੇ ਬੋਰਡ ਲਈ ਸਥਿਰ ਹੁੰਦਾ ਹੈ, ਇਸ ਲਈ ਇਸਨੂੰ ਡਿਜ਼ਾਈਨ ਪੱਧਰ’ ਤੇ ਪਰਿਭਾਸ਼ਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ. ਕਿਸੇ ਵੱਖਰੀ ਮਸ਼ੀਨ ਦੀ ਜਾਂਚ ਕਰਦੇ ਸਮੇਂ, ਡਿਜ਼ਾਈਨ ਦੇ ਪੱਧਰ ਤੇ ਨਵੇਂ ਮੁੱਲ ਦਾਖਲ ਕਰਕੇ ਸਮੁੱਚੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਅਪਡੇਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ. ਨਵੇਂ ਮਸ਼ੀਨ ਕਾਰਗੁਜ਼ਾਰੀ ਮਾਪਦੰਡਾਂ ਦੇ ਦਾਖਲ ਹੋਣ ਤੋਂ ਬਾਅਦ, ਡਿਜ਼ਾਈਨਰ ਡੀਆਰਸੀ ਚਲਾ ਕੇ ਇਹ ਜਾਣ ਸਕਦਾ ਹੈ ਕਿ ਡਿਵਾਈਸ ਵਿਹਾਰਕ ਹੈ ਜਾਂ ਨਹੀਂ ਇਹ ਜਾਂਚਣ ਲਈ ਕਿ ਡਿਵਾਈਸ ਸਪੇਸਿੰਗ ਨਵੇਂ ਸਪੇਸਿੰਗ ਮੁੱਲ ਨਾਲ ਟਕਰਾਉਂਦੀ ਹੈ, ਜੋ ਕਿ ਵਿਸ਼ਲੇਸ਼ਣ ਕਰਨ, ਠੀਕ ਕਰਨ ਅਤੇ ਫਿਰ ਸਖਤ ਗਣਨਾ ਕਰਨ ਨਾਲੋਂ ਬਹੁਤ ਸੌਖਾ ਹੈ. ਨਵੀਂ ਵਿੱਥ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਲਈ.

ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਨੂੰ ਰੋਕਣ ਲਈ ਕੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ?

ਉਦਾਹਰਨ 3: ਕੰਪੋਨੈਂਟ ਲੇਆਉਟ,ਡਿਜ਼ਾਇਨ ਆਬਜੈਕਟਸ ਅਤੇ ਸੀਮਾਵਾਂ ਦੇ ਆਯੋਜਨ ਤੋਂ ਇਲਾਵਾ, ਡਿਜ਼ਾਇਨ ਨਿਯਮਾਂ ਦੀ ਵਰਤੋਂ ਕੰਪੋਨੈਂਟ ਲੇਆਉਟ ਲਈ ਵੀ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ, ਯਾਨੀ ਇਹ ਪਤਾ ਲਗਾ ਸਕਦੀ ਹੈ ਕਿ ਡਿਵਾਈਸਾਂ ਨੂੰ ਕਿੱਥੇ ਰੱਖਿਆ ਜਾਵੇ ਬਿਨਾ ਕਿਸੇ ਰੁਕਾਵਟ ਦੇ ਅਧਾਰ ਤੇ ਗਲਤੀਆਂ ਕੀਤੇ. ਚਿੱਤਰ 1 ਵਿੱਚ ਉਭਾਰਿਆ ਗਿਆ ਹੈ ਭੌਤਿਕ ਰੁਕਾਵਟਾਂ (ਜਿਵੇਂ ਕਿ ਅੰਤਰਾਲ ਅਤੇ ਪਲੇਟ ਸਪੇਸਿੰਗ ਅਤੇ ਡਿਵਾਈਸ ਦੇ ਕਿਨਾਰੇ) ਉਪਕਰਣ ਸਥਾਨ ਖੇਤਰ ਨੂੰ ਪੂਰਾ ਕਰਨਾ, ਚਿੱਤਰ 2 ਹਾਈਲਾਈਟਸ ਇਲੈਕਟ੍ਰੀਕਲ ਸੀਮਿਤ ਉਪਕਰਣ ਪਲੇਸਮੈਂਟ ਖੇਤਰਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਵੱਧ ਤੋਂ ਵੱਧ ਲਾਈਨ ਲੰਬਾਈ, ਚਿੱਤਰ 3 ਸਿਰਫ ਦਿਖਾਉਂਦਾ ਹੈ ਸਪੇਸ ਸੀਮਿੰਟ ਦਾ ਖੇਤਰ, ਅੰਤ ਵਿੱਚ, ਚਿੱਤਰ 4 ਤਸਵੀਰ ਦੇ ਪਹਿਲੇ ਤਿੰਨ ਹਿੱਸਿਆਂ ਦਾ ਲਾਂਘਾ ਹੈ, ਇਹ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਏਰੀਆ ਲੇਆਉਟ ਹੈ, Devices placed in this region can satisfy all constraints.

ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਨੂੰ ਰੋਕਣ ਲਈ ਕੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ

ਦਰਅਸਲ, ਮਾਡਯੂਲਰ inੰਗ ਨਾਲ ਰੁਕਾਵਟਾਂ ਪੈਦਾ ਕਰਨਾ ਉਨ੍ਹਾਂ ਦੀ ਸਾਂਭ -ਸੰਭਾਲ ਅਤੇ ਮੁੜ ਵਰਤੋਂ ਯੋਗਤਾ ਵਿੱਚ ਬਹੁਤ ਸੁਧਾਰ ਕਰ ਸਕਦਾ ਹੈ. New expressions can be generated by referring to the constraint parameters of different layers in the previous stage, for example, the line width of the top layer depends on the distance of the top layer and the height of the copper wire, and the variables Temp and Diel_Const in the design level. Note that design rules are displayed in descending order, and changing a higher-level constraint immediately affects all expressions that refer to that constraint.

ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਨੂੰ ਰੋਕਣ ਲਈ ਕੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ

ਡਿਜ਼ਾਇਨ ਦੀ ਮੁੜ ਵਰਤੋਂ ਅਤੇ ਦਸਤਾਵੇਜ਼

Parametric constraints, not only can significantly improve the initial design process, and reuse of engineering change and design more useful, the constraint can be used as part of the design, system and documents, if not only in engineer or designer’s mind, so when they turn to other projects may be slowly forget. ਪਾਬੰਦੀ ਦਸਤਾਵੇਜ਼ ਡਿਜ਼ਾਈਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਦੌਰਾਨ ਪਾਲਣ ਕੀਤੇ ਜਾਣ ਵਾਲੇ ਬਿਜਲੀ ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਨਿਯਮਾਂ ਨੂੰ ਦਸਤਾਵੇਜ਼ ਦਿੰਦੇ ਹਨ ਅਤੇ ਦੂਜਿਆਂ ਨੂੰ ਡਿਜ਼ਾਈਨਰ ਦੇ ਇਰਾਦਿਆਂ ਨੂੰ ਸਮਝਣ ਦਾ ਮੌਕਾ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ ਤਾਂ ਜੋ ਇਹਨਾਂ ਨਿਯਮਾਂ ਨੂੰ ਨਵੀਆਂ ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆਵਾਂ ਤੇ ਅਸਾਨੀ ਨਾਲ ਲਾਗੂ ਕੀਤਾ ਜਾ ਸਕੇ ਜਾਂ ਬਿਜਲੀ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਦੇ ਅਨੁਸਾਰ ਬਦਲਿਆ ਜਾ ਸਕੇ. Future multiplexers can also know the exact design rules and make changes by entering new process requirements without having to guess how line widths were obtained.

This article conclusion

ਪੈਰਾਮੀਟਰ ਅੜਿੱਕਾ ਸੰਪਾਦਕ ਬਹੁ-ਅਯਾਮੀ ਰੁਕਾਵਟਾਂ ਦੇ ਅਧੀਨ ਪੀਸੀਬੀ ਲੇਆਉਟ ਅਤੇ ਰੂਟਿੰਗ ਦੀ ਸਹੂਲਤ ਦਿੰਦਾ ਹੈ, ਅਤੇ ਪਹਿਲੀ ਵਾਰ ਆਟੋਮੈਟਿਕ ਰੂਟਿੰਗ ਸੌਫਟਵੇਅਰ ਅਤੇ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਨੂੰ ਸਿਰਫ ਤਜਰਬੇ ਜਾਂ ਸਧਾਰਨ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ‘ਤੇ ਨਿਰਭਰ ਕਰਨ ਦੀ ਬਜਾਏ, ਗੁੰਝਲਦਾਰ ਬਿਜਲੀ ਅਤੇ ਪ੍ਰਕਿਰਿਆ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਦੇ ਵਿਰੁੱਧ ਪੂਰੀ ਤਰ੍ਹਾਂ ਜਾਂਚਣ ਦੇ ਯੋਗ ਬਣਾਉਂਦਾ ਹੈ. ਬਹੁਤ ਘੱਟ ਵਰਤੋਂ ਦੇ. The result is a design that can achieve a one-time success, reducing or even eliminating prototype debugging.