La kreskanta komplekseco de PCB projektaj konsideroj, kiel horloĝo, interparolo, impedanco, detekto kaj fabrikado, ofte devigas projektistojn ripeti multan aranĝon, kontroladon kaj prizorgadon. La parametro-limiga redaktilo kodigas ĉi tiujn parametrojn en formulojn por helpi projektistojn pli bone trakti ĉi tiujn kelkfoje kontraŭdirajn parametrojn dum projektado kaj produktado.

En la lastaj jaroj, PCB-enpaĝigo kaj vojigaj postuloj fariĝis pli kompleksaj, kaj la nombro da transistoroj en integraj cirkvitoj pliiĝis kiel antaŭdirite de la Leĝo de Moore, igante aparatojn pli rapidaj kaj ĉiu pulso pli mallongaj laŭ la plialtiĝo, kaj ankaŭ pliigante la nombron de pingloj – ofte 500 ĝis 2,000. Ĉio ĉi kreas problemojn pri denseco, horloĝo kaj interkruciĝo dum projektado de PCB.

Antaŭ kelkaj jaroj, plej multaj PCBS havis nur manplenon da “kritikaj” nodoj (Retoj), tipe difinitaj kiel limoj pri impedanco, longeco kaj malplenigo. PCB-projektantoj mane direktus ĉi tiujn itinerojn kaj tiam uzus programojn por aŭtomatigi grandskalan vojigon de la tuta cirkvito. Hodiaŭaj PCBS ofte havas 5,000 50 aŭ pli da nodoj, el kiuj pli ol XNUMX% estas kritikaj. Pro la tempo por surmerkatigi premon, mana drataro ne eblas ĉe ĉi tiu punkto. Cetere ne nur la nombro de kritikaj nodoj pliiĝis, sed ankaŭ la limoj sur ĉiu nodo pliiĝis.

Ĉi tiuj limoj estas ĉefe pro la korelaciaj parametroj kaj projektaj postuloj de pli kaj pli kompleksaj, ekzemple, la du lineara intertempo povas dependi de kaj noda tensio kaj cirkvitaj tabuloj-materialoj estas rilataj funkcioj, cifereca IC-pliiĝa tempo malpliiĝas de alta rapido kaj malalta. horloĝa rapido povas influi la projektadon, pro pulso pli rapida kaj establi kaj konservi pli mallongan tempon, Krome, kiel grava parto de la totala malfruo de altrapida cirkvita projektado, interkonekta prokrasto ankaŭ tre gravas por malaltrapida projektado.

Iuj el ĉi tiuj problemoj pli facile solviĝus se tabuloj estus pli grandaj, sed la tendenco estas en la kontraŭa direkto. Pro la postuloj de interkonekta prokrasto kaj alta denseca pakaĵo, la cirkvita plato fariĝas pli kaj pli malgranda, do aperas alta denseca cirkvita projekto, kaj reguloj pri miniaturigado. Reduktitaj pliiĝotempoj kombinitaj kun ĉi tiuj miniaturigitaj projektaj reguloj igas krucbastan bruon ĉiam pli elstara problemo, kaj pilkaj retaj tabeloj kaj aliaj altdensaj pakaĵoj mem pligravigas krucbabilon, interŝanĝan bruon kaj teran resalton.

Fiksitaj limoj, kiuj ekzistas

La tradicia aliro al ĉi tiuj problemoj estas traduki elektrajn kaj procezajn postulojn en fiksajn limajn parametrojn per sperto, defaŭltaj valoroj, nombrotabeloj aŭ kalkulaj metodoj. Ekzemple, inĝeniero projektanta cirkviton unue povas determini taksitan impedancon kaj poste “taksi” taksitan linian larĝon por atingi la deziratan impedancon surbaze de la finaj procezaj postuloj, aŭ uzi kalkulan tablon aŭ aritmetikan programon por testi pri interfero kaj poste labori eligu la longajn limojn.

Ĉi tiu aliro kutime postulas aron de empiriaj datumoj esti desegnita kiel baza gvidlinio por PCB-projektantoj, por ke ili povu plibonigi ĉi tiujn datumojn kiam ili projektas per aŭtomataj aranĝoj kaj vojaj iloj. La problemo kun ĉi tiu aliro estas, ke empiriaj datumoj estas ĝenerala principo, kaj plej ofte ili estas ĝustaj, sed kelkfoje ili ne funkcias aŭ kaŭzas malĝustajn rezultojn.

Ni uzu la ekzemplon determini impedancon supre por vidi la eraron, kiun ĉi tiu metodo povas kaŭzi. Faktoroj rilataj al impedanco inkluzivas la dielektrikajn propraĵojn de la tabula materialo, la altecon de la kupra folio, la distancon inter la tavoloj kaj la grunda / potenca tavolo, kaj la linian larĝon. Ĉar la unuaj tri parametroj estas ĝenerale determinitaj per la produktada procezo, projektistoj kutime uzas linian larĝon por kontroli impedancon. Ĉar la distanco de ĉiu linia tavolo ĝis la grundo aŭ potenca tavolo estas malsama, klare estas eraro uzi la samajn empiriajn datumojn por ĉiu tavolo. Ĉi tio estas kunmetita de la fakto, ke la fabrikadaj procezoj aŭ cirkvitplataj trajtoj uzataj dum disvolviĝo povas ŝanĝiĝi iam ajn.

Plej ofte tiuj problemoj estos elmontritaj en la produktado de prototipoj, la ĝenerala afero estas ekscii la problemon per la riparado aŭ restrukturado de cirkvitplatoj por solvi la projektadon de la tabulo. La kosto fari tion estas alta, kaj korektoj ofte kreas pliajn problemojn, kiuj postulas plian elpurigon, kaj la perdo de enspezoj pro malfrua tempo por merkato multe superas la koston de elpurigado.Preskaŭ ĉiu elektronika fabrikanto alfrontas ĉi tiun problemon, kiu finfine reduktiĝas al la nekapablo de tradicia PCB-projekcia softvaro resti laŭ la realaĵoj de nunaj elektraj agadpostuloj. Ĝi ne estas tiel simpla kiel empiriaj datumoj pri mekanika projektado.

Kio povas esti uzata por limigi PCB-projekton?

Solvo: Parametri limojn

Nuntempe projektaj programaj vendistoj provas solvi ĉi tiun problemon aldonante parametrojn al limoj. La plej altnivela aspekto de ĉi tiu aliro estas la kapablo specifi mekanikajn specifojn, kiuj plene reflektas diversajn internajn elektrajn trajtojn. Post kiam ĉi tiuj estas enmetitaj en la PCB-projekton, la projekta programaro povas uzi ĉi tiujn informojn por kontroli la aŭtomatan aranĝon kaj enrutigan ilon.

Kiam la posta produkta procezo ŝanĝiĝas, ne necesas restrukturi. La projektantoj simple ĝisdatigas la parametrojn de la procezaj karakterizaĵoj, kaj la koncernaj limoj povas esti ŝanĝitaj aŭtomate. La projektanto tiam povas funkciigi DRC (Kontrola Regula Kontrolo) por determini ĉu la nova procezo malobservas iujn ajn aliajn projektajn regulojn kaj por ekscii, kiajn aspektojn de la projekto oni devas ŝanĝi por korekti ĉiujn erarojn.

Limoj povas esti enigitaj en la formo de matematikaj esprimoj, inkluzive de konstantoj, diversaj funkciigistoj, vektoroj, kaj aliaj dezajnolimoj, provizante dizajnistojn per parametrigita regul-movita sistemo. Limoj eĉ povas esti enmetitaj kiel serĉotabloj, konservitaj en projekta dosiero sur PCB aŭ skemo. PCB-drataro, kupro-folia areo, kaj aranĝaj iloj sekvas la limojn generitajn de ĉi tiuj kondiĉoj, kaj DRC kontrolas, ke la tuta projektado plenumas ĉi tiujn limojn, inkluzive de linia larĝo, interspaco kaj spacaj postuloj kiel limoj de areo kaj alteco.

Hierarkia administrado

Unu el la ĉefaj avantaĝoj de parametrigitaj limoj estas, ke ili povas esti gradigitaj. Ekzemple, la tutmonda linia larĝa regulo povas esti uzata kiel projekcia limo en la tuta projekto. Kompreneble iuj regionoj aŭ nodoj ne povas kopii ĉi tiun principon, do oni povas preteriri la pli altan nivelan limon kaj adopti la pli malaltan nivelon en la hierarkia projektado. Parametric Constraint Solver, redaktoro de Constraint de ACCEL Technologies, ricevas entute 7 nivelojn:

1. Desegni limojn por ĉiuj objektoj, kiuj ne havas aliajn limojn.

2. Limoj de hierarkio, aplikitaj al objektoj je certa nivelo.

3. Noda tipa limo validas por ĉiuj nodoj de certa tipo.

4. Noda limo: validas por nodo.

5. Interklasa limo: indikas la limon inter nodoj de du klasoj.

6. Spaca limo, aplikita al ĉiuj aparatoj en spaco.

7. Limigoj de aparato, aplikitaj al unu sola aparato.

La programaro sekvas diversajn projektajn limojn de unuopaj aparatoj ĝis la tutaj projektaj reguloj, kaj montras la aplikan ordon de ĉi tiuj reguloj en la projektado per grafikaĵoj.

Ekzemplo 1: Linia larĝo = F (impedanco, tavolo-interspaco, dielektrika konstanto, kupra folia alto). Jen ekzemplo de kiel parametrigitaj limoj povas esti uzataj kiel projektaj reguloj por kontroli impedancon. Kiel menciite supre, impedanco estas funkcio de dielektrika konstanto, distanco al la plej proksima linia tavolo, larĝo kaj alto de kupra drato. Ĉar la impedanco postulita de projektado estis determinita, ĉi tiuj kvar parametroj povas esti arbitre prenitaj kiel signifaj variabloj por reskribi la impedancan formulon. Plejofte projektantoj povas regi nur linian larĝon.

Pro tio, la limoj sur linia larĝo estas funkcioj de impedanco, dielektrika konstanto, distanco al la plej proksima linia tavolo kaj alteco de la kupra folio. Se la formulo estas difinita kiel hierarkia limo kaj la fabrikaj procezaj parametroj kiel projekt-nivela limo, la programaro aŭtomate ĝustigos la linian larĝon por kompensi kiam la projektita linia tavolo ŝanĝiĝos. Simile, se la projektita cirkvita tabulo estas produktita en alia procezo kaj la alteco de kupro-folio estas ŝanĝita, la koncernaj reguloj en la projekta nivelo povas esti aŭtomate kalkulitaj ŝanĝante la parametrojn de kupro-folio.

Ekzemplo 2: Intervalo de aparato = Maksimumo (defaŭlta intervalo, F (alteco de aparato, detekta angulo).La evidenta avantaĝo de uzado de ambaŭ parametraj limoj kaj projekta regado-kontrolo estas, ke la parametrigita aliro estas portebla kaj kontrolata kiam projektaj ŝanĝoj okazas. Ĉi tiu ekzemplo montras kiel aparata interspaco povas esti determinita per procezaj trajtoj kaj testaj postuloj. La supra formulo montras, ke aparata interspaco estas funkcio de aparata alteco kaj detekta angulo.

La detekta angulo kutime estas konstanto por la tuta tabulo, do ĝi povas esti difinita laŭ nivelo de projektado. Kiam vi kontrolas malsaman maŝinon, la tuta projekto povas esti ĝisdatigita simple enigante novajn valorojn je la projekta nivelo. Post kiam la novaj maŝinaj agordaj parametroj estas enmetitaj, la projektisto povas scii ĉu la projekto estas farebla per simpla funkciigo de DRC por kontroli ĉu la aparata interspaco konfliktas kun la nova interspaca valoro, kio estas multe pli facila ol analizi, korekti kaj poste fari malfacilajn kalkulojn laŭ al la novaj interspacaj postuloj.

Kio povas esti uzata por limigi PCB-projekton?

Ekzemplo 3: Komponado,Krom organizi projektajn objektojn kaj limojn, projektaj reguloj ankaŭ povas esti uzataj por komponanta aranĝo, tio estas, ĝi povas detekti kie meti aparatojn sen kaŭzi erarojn bazitajn sur limoj. Elstarigita en figuro 1 devas renkonti fizikajn limojn (kiel intervalo kaj la rando de la plata interspaco kaj aparato) loka areo, figuro 2 elstaras estas renkonti la elektrajn limigitajn aparatajn lokajn areojn, kiel maksimuma linia longo, figuro 3 montras nur la areo de spaca limo, fine, figuro 4 estas la kruciĝo de la unuaj tri partoj de la bildo, ĉi tio estas la efika aranĝo, Aparatoj metitaj en ĉi tiun regionon povas kontentigi ĉiujn limojn.

Kio povas esti uzata por limigi PCB-projekton？

Fakte, generi limojn laŭ modula maniero povas multe plibonigi ilian daŭrigeblecon kaj reuzeblon. Novaj esprimoj povas esti generitaj per referenco al la limaj parametroj de malsamaj tavoloj en la antaŭa stadio, ekzemple, la linia larĝo de la supra tavolo dependas de la distanco de la supra tavolo kaj la alteco de la kupra drato, kaj la variabloj Temp kaj Diel_Const en la nivelo de projektado. Notu, ke projektaj reguloj montriĝas laŭ descenda sinsekvo, kaj ŝanĝi pli altnivelan limon tuŝas tuj ĉiujn esprimojn, kiuj rilatas al tiu limo.

Kio povas esti uzata por limigi PCB-projekton？

Reuzo de projektado kaj dokumentado

Parametraj limoj, ne nur povas signife plibonigi la komencan projektan procezon, kaj reuzi inĝenieristikajn ŝanĝojn kaj projektojn pli utilajn, la limo povas esti uzata kiel parto de la projekto, sistemo kaj dokumentoj, se ne nur en la menso de inĝeniero aŭ projektisto, do kiam ili turni vin al aliaj projektoj povas esti malrapide forgesu. Limaj dokumentoj dokumentas la elektotajn regulojn sekvotajn dum la projekt-procezo kaj donas eblecon al aliaj kompreni la intencojn de la projektanto, por ke ĉi tiuj reguloj estu facile aplikataj al novaj fabrikaj procezoj aŭ ŝanĝitaj laŭ elektraj rendimentaj postuloj. Estontaj plurkomputiloj ankaŭ povas scii la ĝustajn projektajn regulojn kaj fari ŝanĝojn enmetante novajn procezajn postulojn sen devi diveni kiel liniaj larĝoj estis akiritaj.

Ĉi tiu artikola konkludo

La redaktilo de parametraj limoj faciligas aranĝon kaj vojigon de PCB sub plurdimensiaj limoj, kaj por la unua fojo ebligas plene kontroli aŭtomatajn vojajn programojn kaj projektajn regulojn kontraŭ kompleksaj elektraj kaj procezaj postuloj, ol nur fidi sperton aŭ simplajn projektajn regulojn, kiuj estas malmulte utila. La rezulto estas projekto, kiu povas atingi unufojan sukceson, malpliigante aŭ eĉ forigante prototipan elpurigon.